# DIRECTORIO DE PROFESORES DEL CURSO: DISPOSITIVOS Y CIRCUITOS ELECTRONICOS 1984.

1. M. EN I. HUGO CALLEJA GJUMLICH INVESTIGADOR
SECCION DE ELECTRONICA
DEPFI
UNAM
550 52 15 Ext. 4477

2. M. EN I. ROBERTO DAZA GOMEZ TORRES
PROFESOR DEPFI
UNAM
MEXICO, D.F.
550 52 15 Ext. 4477

ING. ROBERTO MACIAS PEREZ (COORDINADOR).

COORDINADOR DEL AREA DE INGENIERIA EN ELECTRONICA
DIVISION DE INGENIERIA MECANICA Y ELECTRICA
FACULTAD DE INGENIERIA
UNAM
MEXICO, D.F.
550 52 15 EXT. 3755

ING. JORGE EUGENIO LAVIN MARTINEZ
PROFESOR
DIVISION DE INGENIERIA MECANICA Y ELECTRICA
FACULTAD DE INGENIERIA
UNAM
MEXICO, D.F.
550 52 15 EXT. 3755

M EN C. ANASTASIO MONTIEL MAYORGA
SUBDIRECTOR DE OPERACION
DIRECCION GENERAL DE DESARROLLO TECNOLOGICO
S. C. T.
XOLA Y AV. UNIVERSIDAD
MEXICO, D.F.

ING. EDUARDO RAMIREZ SANCHEZ

PROFESOR

COORDINADOR DEL LABORATORIO DE ELECTRONICA

DIVISION DE INGENIERIA MECANICA Y ELECTRICA

FACULTAD DE INGENIERIA

UNAM

DEPTO. DE COMUNICACIONES Y ELECTRONICA

MEXICO, D.F.

550 52 15 EXT. 3761

00 kg gag: .

... H (4)

# ELECTRONICA: DISI ATIVOS Y CIRCUITOS

# 10 AL 22 DE SEPTIEMBRE DE 1984

FECHA	HORARIO		T E M A S	PROFESORES
10 de septiembre	17 a 21 Hrs.	1.	INTRODUCCION Señal: Analógica y Digital. Términos de uso común. Sistemas analógicos, digitales e híbridos.	M. en C. Anastasio Montiel Mayorga
11 de septiembre	17 a 21 Hrs.	2.	EL DIODO Funcionamiento, características y especificaciones del fabricante.  Modelos. Aplicaciones: Rectificadores monofásicos y polifásicos, recortadores y multiplicadores de voltaje. El diodo Zener como regulador de voltaje.	M. en C. Anastasio Montiel Mayorga
12 de septiembre	17 a 21 Hrs.	3.	EL TRANSISTOR Funcionamiento, características y especificaciones. Polarización. Amplificadores de baja y alta po- tencia.	M. en C. Anastasio Montiel Mayorga
13 de septiembre	17 a 21 Hrs.	4.	TIRISTORES Funcionamiento, características y especificaciones. Dispositivos de disparo. Técnicas de apagado. Aplicaciones.	M. en C. Hugo Calleja Gjumlich
14,17 de septiembre	17 a 21 Hrs.	5.	EL AMPLIFICADOR OPERACIONAL Características y especificaciones. Modelos. Aplicaciones lineales y no lineales.	Ing. Roberto Macías Pérez

FECHA	HORARIO	•	T E M A S		PROFESORES
18 de septiembre	17 a 19 Hrs.	6.	GENERADORES DE ONDAS.		Ing. Roberto Macías Pérez
18 de septiembre	19 a 21 Hrs.	7.	Compuertas. Multiplexores. Deco-	-	Ing. Eduardo Ramírez Sánchez
19,20 de septiembre	17 a 21 Hrs.		dificadores. ROM's y PLA's. Flip-Flop. Contadores. Registros. Memorias. Aplicaciones.	· -	
21 de septiembre	17 a 19 Hrs.	8.	CONVERTIDORES A/D Y D/A Cuantización, Velocidad de Mues-		M. en I. Roberto Daza-Gómez Torres
			treo. Tipos. Aplicaciones.	• .	
21 de septiembre	19 a 21 Hrs.	9.	MICROPROCESADORES. Arquitectura. Ciclo de operación. Instrucciones. Interrupciones. Operaciones de Entrada/Salida.	. ; .	M. en I. Roberto Daza-Gómez Torres
15 de septiembre	9 a 14 Hrs.	10.	PRACTICA DE LABORATORIO.		Ing. Roberto Macías Pérez Ing. Eduardo Ramírez Sánchez
22 de septiembre	9 a 14 Hrs.	11.	PRACTICA DE LABORATORIO.		Ing. Roberto Macías Pérez Ing. Eduardo Ramírez Sánchez

# EVALUACION DEL PERSONAL DOCENTE

CUR	TOS	DOMINIO DEL TEMA .	EFICIENCIA EN EL USO DE AYUDAS AUDIOVISUALES	MANTENIMIENTO DEL INTERES. (COMUNICACION CON LOS ASISTENTES, AMENIDAD, FACILIDAD DE EXPRESION).	PUNTUALIDAD	
	CONFERENCISTA			,		
1.	M. EN C. ANASTASIO MONTIEL MAYORGA					
2.	M. EN C. HUGO CALLEJA GJUMLICH					
3.	ING. ROBERTO MACIAS PEREZ	·		- '		
4.	ING. EDUARDO RAMIREZ SANCHEZ		,			
5.	M. EN I. ROBERTO DAZA - GOMEZ TORRES					
6.				_		
7.				•		
8.						
9.						·
	ESCALA DE EVALUACION: 1 a 10					

			•					
							•	•
							•	
	•				• .			
	•			,			•	,
•		÷			•			·
•					t in a	·		· 7 1
				·		•		
 		•						
·								
· · · ·		•				<b>`</b> *		
*		. '						
	•		•		•	· .	The state of the s	
					•		1	
			•	٠		•		
					,		. ;	
					•			

# EVALUACION DE LA ENSEÑANZA

SU EVALUACION SINCERA NOS AYUDARA A MEJORAR LOS PROGRAMAS POSTERIORES QUE DISEÑAREMOS PARA USTED.	ORGANIZACION Y DESARROLLO DEL TEMA	GRADO DE PROFUNDIDAD LOGRADO EN EL TEMA	GRADO DE ACTUALIZACION LOGRADO EN EL TEMA	UTILIDAD PRACTICA DEL TEMA	
INTRODUCCION					
EL DIODO					
EL TRANSISTOR					
TIRISTORES			·		
EL AMPLIFICADOR OPERACIONAL					
GENERADORES DE ONDAS					
CIRCUITOS DIGITALES				·	
CONVERTIDORES A/D Y D/A					
MICROPROCESADORES	,				
PRACTICA DE LABORATORIO	•				
'edcs. FSCALA DE EVALUACION: La 10			4 .		

# EVALUACION DEL CURSO

	CONCEPTO	EVALUACION
۱.	APLICACION INMEDIATA DE LOS CONCEPTOS EXPUESTOS	
2.	CLARIDAD CON QUE SE EXPUSIERON LOS TEMAS	
3.	GRADO DE ACTUALIZACION LOGRADO CON EL CURSO	
4.	CUMPLIMIENTO DE LOS OBJETIVOS DEL CURSO	
5.	CONTINUIDAD EN LOS TEMAS DEL CURSO	
6.	CALIDAD DE LAS NOTAS DEL CURSO	
7.	GRADO DE MOTIVACION LOGRADO CON EL CURSO	

## ESCALA DE EVALUACION DE I A 10

MUY AGRADABLE			AGRADABLE		DESAGR	ADABLE
Medio de comunicaci	ón por el	que se	enteró del	l curso	:	
PERIODICO EXCELSION ANUNCIO TITULADO DI VISION DE EDUCACION CONTINUA	ANUN VISI	ICIO TIT	OVEDADES ULADO DI DUCACION	<u>.</u>	FOLLETO I	DEL CURS
		· <del></del>		<u> </u>		· <u></u>
CARTEL MENSUA	L R	DIO UNI	VERSIDAD		COMUNICAO TELEFONO, ETC.	
REVISTAS TECNICAS	FOLLETO	ANUAL	CARTELER UNIVERSI			GACET UNAM
					·	
Medio de transporte	utilizad	o para	venir al Pa	alacio	de Mineri	ia:
AUTOMOVIL PARTICULAR		METR	0		OTRO MEI	010
Qué cambios haría	usted en	el prog	rama para t	tratar	de perfe	cionar
	·					
					•	

			•	
La coordinació	n académic	ca fue:		
EXCELENTE	BUENA		REGULAR	MALA
		·		
Si está intere: más conveniente	sado en to e para usi	omar alg	un curso intensi	vo ¿Cuál es el hor
LUNES A VIERNI DE 9 A 13 H. Y DE 14 A 18 H. (CON COMIDAS)	/ VIERN	S A VES DE 21 H.	LUNES, MIERCOL Y VIERNES DE 18 A 21 H.	DE 18 A 21 H.
VIERNES DE 17 SABADOS DE 9 A			DE 17 A 21 H. DE 9 A 13 Y 18 H.	OTRO
		<del></del>		
Qué servicios ontinua, para	adicional los asist	es dese entes?	aría que tuviese	la División de Ed
tras sugerenci	as:			

DISPOSITIVOS Y CIRCUITOS ELECTRONICOS

ING.ANASTASIO MONTIEL MAYORGA
ING. HUGO CALLEJA GJUMLICH
ING. ROBERTO MACIAS PEREZ
ING. EDUARDO RAMIREZ S.

SEPTIEMBRE, 1984.

### 1.0 INTRODUCCION

Como los equipos y sistemas electrónicos están integrados por la interconexión de una gran variedad de elementos, algunos de ellos familiares y otros simplemente desconocidos, resulta obvio que el conocimiento más o menos claro de la operación de dichos dispositivos, y el de las leyes que regulan tanto su funcionamiento como la interacción entre ellos, constituyen las herramientas fundamentales de trabajo en esta área.

Por esta razón, en este curso básico se presentan en forma simple y simplificada, tanto los aspectos del funcionamiento de los dispositivos electrónicos más comunes, como las técnicas de análisis y diseño de los circuitos más representativos de sus aplicaciones.

También a fin de hacer este curso autosuficiente, se abordan desde los conceptos básicos antecedentes hasta algunos más avanzados, aplicados tanto a la electrónica analógica como a la digital.

#### 1.1 SEÑAL

Desde el punto de vista del área de estudio y de itras áreas afines, una señal es cualquier variable física que contiene información en alguna de sus característi cas, por ejemplo, en su magnitud o en alguna variación con el tiempo. La información puede ser cualquiera: voz, música, imágenes, datos numéricos, etc. En cambio, las variables físicas que pueden contener la información en un sistema eléctrico son la corriente y el voltaje. Sin embargo, en otros sistemas las variables portadoras de información pueden ser diferentes; en el caso de un sistema mecánico, por ejemplo, la fuerza y la velocidad; en un sistema hidráulico, la presión y el gasto; etc. Con mucha frecuencia estos últimos sistemas y otros más, se modelan con un sistema eléctrico equivalente, de tal forma, que un entendimiento claro de los sistemas eléctricos permite comprender una gran variedad de fenómenos.

La información puede ser llevada en dos formas diferentes: en forma analógica o digital. En una Señal Analógica la información está contenida en alguna característica continua del voltaje o la corriente, tal como la amplitud o la frecuencia. Por ejemplo, en la Fig. 1.1, el voltaje es producido por los termopares cuando están a diferentes temperaturas. Cuando la diferencia de temperaturas varía, el voltaje también varía, de tal forma que el voltaje es una representación "análoga" de la diferencia de temperaturas.




Figura 1.1 Ejemplo de Señal Analógica

una Señal Digital, en su forma más simple, es aquella que puede tomar uno de dos valores discretos a la vez. Se utiliza para representar información del tipo "ON-OFF" ó "SI-NO", o bién, números o la ocurrencia de eventos. Un ejemplo sencillo es lo que ocurre en un horno automático. Cuando la temperatura del horno baja de cierto nivel, el interruptor del termostato se cierra, encendiéndose el horno; y cuando la temperatura de la temperatura de la alcanzado cierto nivel adecuado, el interruptor se abre, apagándose el horno. Es decir, el termostato provee una señal digital que controla al horno, si el interruptor se cierra significa que la temperatura es muy fría y el horno pasa al estado "ON" o encendido, mientras que si se abre, el horno pasa al estado "OFF" o apagado, indicándose que la temperatura es adecuada.

Las señales digitales pueden estar representadas por niveles de CD, pulsos, trenes de pulsos, pulsos codif $\underline{i}$  cados y algunas otras variantes.

#### 1.2 EL SISTEMA DE PROCESAMIENTO DE SEÑALES

Un sistema de procesamiento de señales es la interconexión de componentes y dispositivos que pueden aceptar una o varias señales de entrada, operar sobre ellas para extraer o corregir la información, y presentarla como una o varias salidas en un tiempo y en una forma adecuada.

La Fig. 1.2 ilustra las componentes de un sistema generalizado. Los círculos representan los dos tipos de procesamiento que se pueden tener -analógico y digital - mientras el bloque central, representa la conversión de señales analógicas a digitales (A/D) y vicever

sa (D/A), que es necesario efectuar para que las señales analógicas y digitales puedan interactuar.

Para obtener las señales de interés a partir de los sistemas físicos, se usan transductores. Estos son dis positivos que convierten las variables físicas a una señal de corriente o voltaje. Un ejemplo es el termopar utilizado anteriormente, el cual convierte la temperatura a un voltaje.




Figura 1.2 Componentes de un Sistema de Procesamiento de Señales.

Por último, las salidas pueden darse en varias formas, dependiendo de qué se desee hacer con ellas. Por ejem plo, algunas pueden ir a un dispositivo de despliegue o "display", que puede ser analógico o digital; otras pueden convertirse en señales audibles, etc.

#### 1.3 SISTEMAS ANALOGICOS, DIGITALES E HIBRIDOS

Se dice que un sistema es analógico o digital, cuando las señales que procesa tienen esa característica. En los sistemas híbridos, una parte del procesamiento se efectúa sobre las señales en estado analógico y la otra, en estado digital.

Un ejemplo muy simple de sistema analógico es el amplificador de audio, cuyo diagrama de bloques se muestra en la Fig. 1.3a. El micrófono de carbón realiza la función de transductor, ya que convierte las variaciones de la presión del aire que llegan a su superficie, en variaciones de su resistencia eléctrica interna. Para obtener una señal eléctrica, estas variaciones en la resistencia del micrófono se convierten a voltaje, hacciendo circular una corriente constante a través del micrófono. Con una corriente constante de unos 11 mA, un micrófono de carbón típicamente entrega un voltaje de pico de unos 220 mV a circuito abierto, y presenta una resistencia promedio de CA de unos 250  $\Omega$ .




Figura 1.3 Ejemplo de Sistema Analógico; El ampl<u>i</u>

ficador de audio.

Para fines de análisis o diseño, el micrófono puede modelarse con una fuente de voltaje dependiente de la presión—del aire v(p), en serie con su resistencia interna de  $250\Omega$ ; y la bocina con una resistencia de carga  $R_{L}$ , por ejemplo,  $8\,\Omega$ , como se muestra en la Fig. 1.3b.

La función del amplificador es incrementar el nivel de potencia para que al ser aplicado a la bocina, el sonido sea tan audible como se desee. Si por ejemplo, se requie ren 5W de pico en la bocina de  $8\,\Omega$ , se necesita un amplificador que entregue un voltaje de salida de  $V_1=(5Wx8\,\Omega)^{1/2}=6.3V$  de pico; y si la amplitud de pico del voltaje de entrada se considera 220 mV, la ganancia de dicho amplificador deberá ser  $A_0=6.3/0.22=28.7$ .

Para la realización física de este pequeño amplificador de audio, es necesario adicionar algunos otros elementos, como se muestra en la Fíg. 1.4. La fuentes de corriente constante está constituida por la batería y la resistencia en serie R<sub>1</sub>; se han agregado un control de volumen R<sub>3</sub> y un control de tono C<sub>2</sub> y R<sub>4</sub>, así como los capacitores C<sub>1</sub> y C<sub>3</sub> que bloquean la componente de CD para que no pase al amplificador ni a la carga, respectivamente. Como en este caso la potencía que se desea en la carga es baja, se puede utilizar como elemento amplificador un solo circuito integrado.

Sin embargo, cuando los niveles de potencia son altos, es necesario diseñar o disponer de etapas amplificadoras de potencia, las cuales generalmente están constituidas por elementos discretos de potencia. En este último caso, los circuitos integrados pueden utilizarse como etapas preamplificadoras de baja y mediana potencia.




Figura 1.4 Amplificador de Audio

Algunos otros aspectos que deben considerarse en el diseño de este simple amplificador son, por ejemplo, la respuesta en frecuencia, la distorsión, la estabilidad de operación y otros.

Para contrastar la operación de un sistema digital con el analógico que acabamos de tratar, considérese el caso, también muy simple, de un reloj digital cuyo diagrama de bloques se muestra en la Fig. 1.5. Consiste en una base de tiempo, contadores de pulsos y dispositivos de display.




Figura 1.5 Ejemplo de Sistema Digital: El Reloj Digital.

La base de tiempo es un oscilador electrónico, el cual entrega f pulsos por segundo. Si la salida de este os-

ciiador se conecta a la entrada de un contador que cuando la cuenta llega a los f pulsos, entrega un pulso a su
salida, se tendrá un pulso por segundo. Un segundo contador en cascada contará hasta sesenta y dará un pulso a
su salida, el cual ocurre cada minuto y así sucesivamente.
Como los contadores disponen de terminales de salida en
las que aparece la cantidad de pulsos contados, éstas se
conectan a los dispositivos de despliegue que son los in
dicadores del tiempo del reloj.

Cabe señalar que la exactitud del reloj está determinada por la exactitud con que la base de tiempo entrega los f pulsos por segundo.

Como ejemplo de sistema hibrido, considérese el diagrama de bloques de la Fig. 1.6 que representa los elementos básicos de un termómetro digital.




Figura 1.6 Ejemplo de Sistema Híbrido: Termómetro Digital.

La pareja de termopares, uno de ellos unido al objeto del que se desea medir la temperatura, y el otro sume<u>r</u> gido en agua fría para tener un punto estable de referencia, entregan al procesador un voltaje que depende

de la diferencia de temperaturas entre ellos, como se vió anteriormente. Debido a que el voltaje que entre gan los termopares es muy pequeño, se requiere de una etapa inicial de amplificación. Además, como la respuesta de estos elementos no es lineal, es necesario efectuar una corrección a través del linealizador. Finalmente, el A/D convierte la señal analógica en digital y es enviada al dispositivo de despliegue.

Como la función primordial de los sistemas electrónicos es el procesamiento de señales, y este presenta una amplia gama de variantes, durante el desarrollo del curso se continuarán analizando otros sistemas, con el fin de reforzar las ideas iniciales presentadas en los ejemplos antertores.

## 2.0 EL DIODO

Existen en el mercado una gran variedad de diodos, desde bulbos al vacío o de gas, hasta los diodos de juntura P-N, tales como los diodos rectificadores de potencia, diodos Zener, diodo Túnel, varactores, diodos emisores de luz, etc., y los de juntura metal-semiconductor, entre los que se pueden señalar: el rectificador de selenio, el de cobre-óxido cuproso, el de magnesio-sulfuro cúprico, el de punta de contacto y el de barrera Schottky. Puede decirse que de estos últimos, los tres primeros práctica mente han desaparecido por sus fuertes limitaciones en cuanto a costo, tamaño y capacidad de potencia. Lo ante rior también es válido para los bulbos, los cuales han sido desplazados totalmente por los de juntura P-N.


La importancia de los dispositivos semiconductores es fácilmente explicable, si se considera que en la actualidad predominan en la gran mayoría de las aplicaciones de bido a su bajo costo, reducidas dimensiones, alto rendimiento, larga vida, aceptables niveles de potencia y temperaturas de operación, fácil manejo y otras características adicionales.

Como el diodo semiconductor o juntura P-N, es la base de casi todos los dispositivos de estado sólido, en esta -- sección, aunque sea a nivel cualitativo, se presentan al gunos aspectos sobresalientes de su funcionamiento y construcción, lo cual permitirá comprender la operación de estructuras más complejas, así como el modelado de las mismas considerando las restricciones impuestas por la aplicación.

S.

Si se preguntara ¿qué es un material semiconductor?, una de las posibles respuestas sería: es un material medio buen conductor eléctrico, o bién, un semiconductor no es ni un buen conductor ni un buen aislador. Desgraciadamente ambas definiciones, que se derivan del significado del prefijo "semi", resultan imprecisas y poco útil cuando se trata de comprender porqué los dispositivos de estado sólido están fabricados de estos materiales. En realidad son varias las características que hacen diferente a un material semiconductor de un conductor, como se establecerá en esta sección.

La mayorfa de los conductores sólidos de electricidad pueden clasificarse en metales y semiconductores. Am bos presentan una estructura atómica cristalina, es decir, sús átomos están ordenados en una forma regular constituyendo la red estructural del material. Por ejemplo, en la Figura 2.1 se muestra la estructura cristalina cúbica que presentan algunos buenos con ductores, tales como el cobre, la plata y el aluminio. Las fuerzas atractivas interatómicas que mantienen casi inmóviles a los iones que integran la estructura, son de origen electrostático, y el tipo de enlace es metálico, en el cual los electrones de valencia no están fijos en los enlaces, sino más bien, pueden mover se libremente en todo el cristal.



• IÓN POSITIVO - ELECTRÓN

Figura 2.1 Estructura cristalina que presentan algunos metales.

Una representación más común de la estructura atómica que presentan los metales, es la indicada en la Fig. 2.2, conocida como "modelo electrón-gas" de un metal, en donde los iones positivos aparecen sumergidos en un "gas" o "mar" de electrones libres.




Figura 2.2 Modelo electrón-gas de un metal.

En este esquema se ha considerado que cada átomo metálico contribuye solamente con un electrón, el de yale<u>n</u> cleo y los electrones internos restantes.

Como los átomos de cualquier sólido tienen una concentración volumétrica del orden del número de Avogadro, aproximadamente  $6 \times 10^{2.3}$  átomos/cm³, consecuentemente, si cada átomo contribuye con un electrón libre, se tendrán también  $6 \times 10^{2.3}$ electrones libres/cm³.

Esta es la razón de que los metales sean buenos conductores eléctricos, disponen de grandes concentraciones de electrones libres o móviles, que pueden moverse muy fácilmente bajo el influjo de un campo eléctrico exteno aplicado.

De esta descripción cualitativa pueden deducirse algunas conclusiones importantes:

- a) El metal continúa siendo eléctricamente neutro en su conjunto, porque la carga negativa que represen tan los electrones libres, es exactamente igual a la carga positiva de los iones.
- b) En un metal, la corriente es conducida por un solo tipo de carga móvil: los electrones libres. Los iones no se mueven porque permanecen fijos constituyendo la estructura cristalina del material.
- c) La densidad de los portadores de carga o electrones libres que participan en el proceso de conducción, depende principalmente del número de electrones de valencia que tengan los átomos que forman el material. Es decir, para un metal dado, la densidad de portadores es fija.

### 2.1.1 SEMICONDUCTORES INTRINSECOS O PUROS

Como se señaló anteriormente, también los materiales semiconductores presentan una estructura cristalina. En la siguiente figura se muestra la estructura que presentan el silicio y el germanio, que son los dos semiconductores más utilizados en la fabricación de dispositivos.




Figura 2.3 Estructura cristalina del silicio y del germanio.

En este caso, las fuerzas atractivas también son de origen electrostático pero el enlace es del tipo covalente, en el cual dos átomos comparten dos electrones. En este caso, cada átomo está en el centro de un tetraedro regular y comparte sus cuatro electrones de valencia con cua

tro átomos vecinos y equidistantes. Las caracteristicas esenciales de esta estructura, pueden representarse en un diagrama bidimensional como se muestra en la Figura 2.4a, la cual corresponde a la situación que prevalece a muy baja temperatura, aproximadamente 0°K. Como los electrones de valencia están ocupando sus respectivos lugares en los enlaces covalentes, no hay electrones libres dispuestos a conducir la corriente y por este motivo, los semiconductores se comportan como buenos aisladores a muy bajas temperaturas.




Figura 2.4 Diagrama bidimensional que muestra los enlaces covalentes de los materiales semiconductores.

(a) T = 0°K, (b) T = 300°K.

A temperatura ambiente, aproximadamente unos 300°K, la energía suministrada a los electrones de valencia por el incremento en la temperatura, es lo suficientemente grande como para que algunos enlaces covalentes se rom pan, provocando que algunos átomos se ionicen y se -- creen electrones libres. Esta situación se muestra en la Fig. 2.4b. La cantidad de electrones libres generados de esta forma, en realidad es muy pequeña, por ejemplo, en el germanio a temperatura ambiente se rompen unos 10<sup>23</sup> átoplamente se tiene un electrón libre por cada

10<sup>10</sup> stomos. A pesar de lo anterior, el efecto que se tiene en las características eléctricas del material es enorme, ya que se hace posible la conducción donde no la había, el material es considerado un semiconductor porque no dispone de la gran concentración de electrones libres presentes en un metal, ni tampoco esta concentración es tan pequeña como en los aisladores, en donde, por ejemplo en el caso del diámante, se tiene un enlace covalente roto por cada 10<sup>15</sup> átomos.

Al romperse un enlace covalente, el electrón deja un lu gar vacío conocido como hueco, que puede ser ocupado por otro electrón vecino. Este último hecho se muestra en la Fig. 2.5, y constituye un movimiento de carga en el que no intervienen los electrones libres. De hecho, esta es otra característica fundamental que hace diferente a un semiconductor de un metal; en el primero, la corriente es debida al flujo de electrones libres y al de los electrones de enlaces que ocupan sucesivamente los lugares de los huecos, y en el último, como se concluyó anteriormente, la corriente es debida exclusivamente al flujo de electrones libres.




Figura 2.5 El electrón del enlace covalente vecino puede ocupar la posición de un hueco.

#### 2.1.3 DENSIDAD DE CORRIENTE

Considérese un conductor de longitud L y sección transversal de área A, conteniendo N electrones libres, como se muestra en la siguiente figura.




Figura 2.7 Segmento de conductor.

Si un electrón recorre la distancia L metros en un tiempo de T segundos, la corriente que es la carga total que atravieza cualquier sección transversal del conductor por unidad de tiempo, será:

$$I = \frac{Nq}{T} \tag{2.8}$$

y como T = L/v, donde v es la velocidad promedio o velocidad de arrastre que experimentan los electrones al apl<u>i</u> car un campo eléctrico, se tiene

$$I = \frac{Nqv}{L} \tag{2.9}$$

Ahora bién, por definición la densidad de corriente J es la corriente por unidad de área, es decir:

$$J = \frac{Nqv}{IA} \tag{2.10}$$

como LA es el volumen, N/LA es la concentración de electrones n:

$$J = nqv \qquad (2.11)$$

y como v puede representarse por  $v = \mu_n \varepsilon$ , donde  $\mu_n$  es la movilidad de los electrones que está dada en  $\{\frac{m^2}{V \cdot s}\}$ , sustituyendo en (2.11), se obtiene

$$J = qn u_n \epsilon = \sigma \epsilon$$
 (2.12)

donde:

$$\sigma = nqu_n \tag{2.13}$$

es la conductividad del metal en  $(\Omega-m)^{-1}$ 

Para el caso de un semiconductor, la expresión (2.12) no es aplicable directamente porque como se recordará, el mecanismo de conducción en un semiconductor es pipo lar, involucra el movimiento de electrones negativos y huecos positivos. Aunque estas partículas se mueven en direcciones opuestas bajo la acción de un mismo cam po eléctrico, como tienen signos opuestos, las corrientes tienen la misma dirección. Por ello, la densidad de corriente de arrastre para los huecos, electrones y la total, será:

$$Jp = p \mu_p q \varepsilon \qquad (2.14)$$

$$J_n = n u_n q \varepsilon \qquad (2.15)$$

$$J = (n\mu_n + p\mu_n)$$
  $q \in \pm \sigma \in$  (2.16)

donde:

n = concentración de electrones libres

Pn = movilidad de los electrones

p = concentración de huecos

<sup>µ</sup>p = movilidad de los huecos

 $\sigma = (n\nu_n + p\nu_p)q = conductividad del material.$ 

Adicionalmente a esta corriente, en los muteriales semiconductores se presenta otra componente no encontrada en los metales, la componente de difusión. Como es posible tener una concentración no uniforme de partículas en un semiconductor, puede haber un transporte de carga de zonas de mayor concentración a zonas de menor concentración. En la Figura 2.8 se muestra el corte longitudinal de un material semiconductor tipo p que presenta una concentración de huecos variable, disminuly endo conforme aumenta x.




Figura 2.8 Gradiente de concentración.

Si se considera cualquier plano transversal, líneas punteadas en la figura, es lógico pensar que en un momento dado hayan más huecos pasando de izquierda a de recha que de derecha a izquierda, porque a la izquier da la concentración es mayor, es decir, existe un gradiente de concentración dp/dx y la densidad de corriente de huecos por difusión es proporcional a dicho gradiente:

$$Jp = -qDp \frac{dp}{dx}$$
 (2.17)

donde  $D_p$  es la constante de difusión de los huecos expresada en  $\{\mathfrak{m}^2/\mathfrak{s}\,\}$  .

Como la movilidad y la difusión son fenómenos termodinámicos estadísticos, no son independientes y están relacionados a través de la relación de Einstein:

$$\frac{\underline{D}\underline{p}}{\mu_{\mathbf{p}}} = \frac{\underline{D}_{\mathbf{p}}}{\mu_{\mathbf{q}}} = V_{\mathbf{T}} = \frac{K\mathbf{T}}{\mathbf{q}}$$
 (2.18)

donde:

 $K = constante de Boltzmann (1.381 x <math>10^{23} J/^{\circ} K)$ 

T = temperatura en °K

 $q = carga del electron (1.602 x <math>10^{-19}C)$ 

como  $V_{T}$  tiene unidades de volts, es llamado "voltaje térmico" y es aproximadamente igual a 26 mV a temperatura ambiente.

En el caso de que se tenga simultáneamente un gradiente de potencial y un gradiente de concentración, la corriente total de huecos será, sumando la expresión (2.14) y la (2.17):

$$Jp = p^{\mu}p \cdot q^{\epsilon} - q \cdot D_{p} \cdot \frac{dn}{dx} \qquad (2.19)$$

S

y para los electrones:

$$J_n = n_{\mu_n} q \varepsilon + q D_n \frac{d_n}{d_x} \qquad (2.20)$$

Supóngase que se tiene un semiconductor tipo p cuya concentración varía linealmente como se muestra en la siguiente figura.




Figura 2.9 Semiconductor tipo p con un grante de concentración lineal.

Debido a que no se tiene ninguna exitación externa y considerando una situación de estado estable, la corriente de huecos y de electrones en el material debe ser cero. Pero como la concentración de huecos no es uniforme, es lógico pensar en una componente de difusión diferente de cero. Entonces, para que la corriente total de huecos sea cero, debe existir una corriente de arrastre igual y de signo opuesto a la corriente de difusión. Sin embargo, como una corriente de arrastre requiere de un campo eléctrico, se concluye que como resultado de la concentración no uniforme de huecos, se genera un campo eléctrico interno en el semiconductor. Se puede determinar este campo eléctrico y su potencial asociado de la siguiente forma:

Haciendo Jp = 0 en la expresión (2.19), se tiene:

$$0 = p \mu_p q \varepsilon - q D_p \frac{dp}{dx}$$

$$\varepsilon = \frac{Dp}{\mu_p} \frac{1}{p} \frac{dp}{dx}$$

y de la relación de Einstein:

$$\varepsilon = \frac{V_T}{p} \frac{dp}{dx}$$
 (2.21)

Si se conoce p (x), puede calcularse  $\varepsilon(x)$ . Como  $\varepsilon=-dV/dx$ , se tiene:

$$-\frac{dV}{dx} = \frac{V_T}{p} \frac{dp}{dx}$$

es decir:

$$dV = -V_T - \frac{dp}{p}$$

. integrando entre X<sub>2</sub> y X<sub>1</sub> :

$$v_{21} = v_2 - v_1 = v_T L_n \frac{p_1}{p_2}$$
 (2.22)

que puede expresarse:

$$p_1 = p_2 e^{V_{21}/V_T}$$
 (2.23)

que es la relación de Boltzmann de la tecría cinética de los gases.

Haciendo también  $J_n = 0$  en la expresión (2.20), se obtiene similarmente:

$$n_1 = n_2 e^{-V_{21}/V_T}$$
 (2.24)

y multiplicando (2.23) y (2.24) se obtiene:

$$n_1 p_1 = n_2 p_2 \tag{2.25}$$

que indica que el producto de n y p es constante, como se había establecido antes.

Resumiendo, la existencia de un gradiente de concentración en los materiales semiconductores, genera necesaria mente un campo eléctrico y un voltaje electrostático interno.

### 2.2 JUNTURA P-N

Si a una barra de semiconductor tipo N se le difunden impurezas aceptadoras en un extremo, con una concentración  $N_A$  mayor que la  $N_D$  que tenía originalmente, el resultado es una juntura o unión P-N, como la indicada en la Fig. 2.10a.

Debido al alto gradiente de concentración a través de la juntura, se recombinan los portadores de corriente cerc<u>a</u> nos a ella. En otras palabras, los electrones del mate-




Figura 2.10 (a) Juntura P-N; (b) Densidad de carga,

(c) Campo eléctrico y (d) Potencial electrostático asociados.

rial tipo N se difunden hacia el material tipo P, y los huecos de este último, se difunden hacia el material tipo N. El resultado es que se recombinan o neutralizan los electrones y huecos vecinos a la unión, desapareciendo como portadores de carga y originando iones positivos en la región N y negativos en la región P.

Conforme avanza el proceso de recombinación, se incrementa la carga producida por la creación de iones a ambos lados de la juntura. Este mecanismo continuaría indefinidamente si no fuera porque asociada a la carga, se tiene también la existencia de un campo eléctrico interno, cuyo sentido, de N a P, se opone a la difusión de huecos y electrones. El equilibrio se alcanza cuando este campo eléctrico es lo suficientemente intenso, como para mentener a huecos y electrones en su respectiva región.

Al llegar al estado estable, se tiene una zona libre de portadores porque se neutralizaron en la recombinación. A esta zona se le denomina "región de carga espacial" o "región de transición" ó "región vacía".

La densidad de carga asociada a la región vacía, está determinada por la ecuación de Poisson,

$$\frac{d^2V}{dx^2} = -\frac{\rho}{E} \tag{2.26}$$

donde: V = potencial electrostático a través de la juntura

ρ = densidad de carga

ξ = permitividad

En la Fig. 2.10a se ha dibujado arbitrariamente la densidad de carga, su forma realmente depende de cómo estén contaminados los materiales P y N.

Como el campo eléctrico está dado por:

$$-\varepsilon = -\frac{dV}{dx}$$
 (2.27)

sustituyendo en la ecuación (2.26), se obtiene:

$$\varepsilon = \int \frac{\partial}{\partial x} dx \qquad (2.28)$$

y conocido , puede determinarse el potencial electrost $\underline{\underline{a}}$  tico con la misma ecuación (2.27):

$$V = -\int \epsilon dx \qquad (2.29)$$

cuyo valor típico es de algunas décimas de Volts.

La característica esencial de la juntura P-N o diodo semiconductor, es que permite fácilmente el flujo de corriente en un sentido y se opone al flujo en sentido contrario. Cuando se aplica un voltaje con la polaridad mostrada en la Fig. 2.11a, tal que la región P es más negativa que la N, se refuerza el campo eléctrico interno para separar de la juntura a los portadores mayoritarios, incrementándose el ancho de la región vacía.




Figura 2.11 Juntura P-N polarizada en (a) inversa y en (b) directa.

Como los portadores mayoritarios, electrones del material tipo N y huecos del material tipo P, no atraviezan la juntura, la corriente obtenida es muy pequeña y es debida al flujo de electrones de la región P y de huecos de la N, que son los únicos que pueden atravezar la juntura. A esta corriente debida a los portadores minoritarios se le denomina corriente de saturación  $I_S$ , y es prácticamente independiente de la magnitud del voltaje aplicado, mientras no se sobrepase un máximo valor permisible. Bajo estas condiciones, se dice que el diodo está polarizado en inversa.

En diodos de baja potencia,  $I_s$  es del orden de nanoamperes o microamperes, según el diodo sea de Si o Ge, respectivamente. En diodos de potencia, se pueden tener valores de varios cientos de mA.

Experimentalmente se ha observado que la corriente de saturación, aproximadamente se duplica para cada 10°C de incremento en la temperatura. Esta dependencia puede expresarse como:

$$I_s(T) = I_s(T_1) \cdot 2^{(T-T_1)/10}$$
 (2.30)

Cuando el voltaje aplicado es tal que la region P es más positiva que la N, como se indica en la Fig. 2.11b, se contrarresta al campo eléctrico interno y los portadores mayoritarios pueden circular a través de la juntura, dando origen a una corriente considerable. En este último caso, se dice que el diodo está polarizado en directa.

La relación matemática que describe con mayor precisión el comportamiento real de un diodo, es:

$$t_D = 1_s (e^{VD/^{T_1}V}T - 1)$$
 (2.31)

donde

$$V_T = \frac{KT}{q}$$
 = "Voltaje Térmico"  
 $\eta = parametro experimental, 14 n 4 2.$ 

En la siguiente figura se muestra la característica gráfica del diodo, así como el símbolo que se utiliza, en donde se han indicado el sentido positivo de la corriente y su relación con la estructura física.




Figura 2.12 Característica funcional 1-v y símbolo del diodo.

Por analogía con los diodos de Tubos al Vacío, la terminal marcada con el signo + es conocida como ánodo, y la marcada con - como cátodo.

La ecuación (2.31) es válida para toda la región en directa,  $\mathbf{v}_D$  e  $\mathbf{i}_D$  positivos, y para la región en inversa hasta antes del voltaje de rompimiento  $\mathbf{V}(BR)$ , que como se explicará más adelante, es debido a dos efectos: Zener y avalancha.

En la Fig. 2.13 se muestran las características típicas que presentan los diodos de Si y Ge de baja potencia. En general, los diodos de Si tienen mayores voltajes de rompimiento y más amplios rangos de potencia y temperatura de operación que los de Ge. Mientras los de Si tienen un V(BR) del orden de los 1000V y la temperatura de operación llega a unos 200°C, en los de Ge se tienen unos 400V y 60°C, respectivamente.

La desventaja de los diodos de silicio en comparación con los de Ge, es que presentan una caída de voltaje en directa mayor, como puede apreciarse en la Fig.2.13. El responsable de este hecho es el parámetro n, que para el Si toma el valor de 2 en el codo de la característica (a bajos niveles de corriente), y el valor de 1 des pués del cudo (altos niveles de corriente). En cambio, para el Ge tiene un valor aproximadamente constante e igual a 1.


En la Fig. 2.13 se ha señalado el voltaje Vo, en el cual ocurre la transición de bajos niveles de corriente a altos niveles, este voltaje es conocido como "voltaje de encendido" del diodo y es aproximadamente 0.7V para el Si y 0.3V para el Ge.

### 2.3 ESPECIFICACIONES DEL FABRICANTE

Como se mencionó al principio de este capítulo, existe una gran variedad de diodos en el mercado y las especificaciones que proveen los fabricantes, depende mucho de la aplicación a la cual están destinados. Por esta razón, para algunos pueden darse parámetros como rango de frecuencia, capacitancia, tiempo de "switcheo", ni-

ones:

- Note el cambio de escala en la región inversa.
- En los diodos de propósitos generales, a diferencia de los que se usan como reguladores, pueden presentar una caracterís tica de resistencia negativa en la región inversa.



vel de nuido, potencia máxima, etc.

Sin embargo, puede asegurarse que para diodos de propósitos generales, se dan las siguientes específica-ciones:

> V<sub>F(máx)</sub>: Voltaje máximo en directa, a una corriente y temperatura de operación específica.

I<sub>F(máx)</sub>: Corriente máxima en directa, a una temperatura determinada.

I<sub>R(máx)</sub>: Corriente máxima en inversa, a una temperatura determinada.

V<sub>(BR)</sub>: Voltaje de rompimiento en inversa, a una temperatura específica. También se usa PIV δ PRV.

T<sub>:/m5-1</sub>: Māxima temperatura de la juntura.

En la Tabla 1 se muestran los valores máximos para algunos diodos de propósitos generales. Nótese el incremento considerable en la corriente de inversa, para todos los casos.

TABLA

TIPO I_(mA)	I <sub>c</sub> (mA)	(mA) V <sub>E</sub> (V)	V <sub>BR</sub> (V)	I <sub>R</sub> (25°C)	I <sub>p</sub> (150°C)	
1110	*F\"'''	*F\*/	BR''	(V) (µA)	(Ÿ)	(μA)
1N463	1.0	1.0	200	175 0.5	175	30
1N462	5.0	1.0	70	60 0.5	60	30
1N459A	100.0	1.0	200	175 0.025	175	5
T151	200.0	1.0	20	10 1	] -	-

Figura 2.13 Característica de los diodos de Si y Ge.

se dhexan algunas hojas de específicaciones que serán

214 EL DIGDO COMO ELEMENTO DE CIRCUITO

La característica no-lineal del diodo hace de éste un elemento laborioso de analizar. Como se ha mencionado antes, en la ecuación (2.31) puede apreciarse que cuan do está polarizado en inversa equivale a un circuito abierto, dada la pequeñísima corriente  $\mathbf{I}_{\mathbf{S}}$  que fluye a través de él; mientras que polarizado en directa, equivale a una resistencia no-lineal, la cual disminuye con forme aumenta el voltaje o la corriente.

Si la ecuación característica del diodo es:

$$i_D = I_s (e^{V_D/\eta V_T} - 1)$$
 (2.31)

y se sabe que  $I_s$  es muy pequeña, es fácil notar que para corrientes  $i_D \gg I_s$  se necesita que e(exp. $v_D/^{\Pi V} T$ ) $\gg 1$ , y por lo tanto en todos esos casos se puede considerar que:

$$i_{D} = I_{S} e^{V_{D}/\gamma Y_{T}}$$
 (2.32)

La ecuación (2.32)es <u>fundamental</u> para analizar al diodo de unión P-N. Considérense los siguientes ejemplos para mostrar su aplicación.

#### Ejemplo 2.1.-

Algunas veces, nos encontramos con el problema de emplear n diodo cuyas características esenciales desconocemos. En este caso se puede hacer uso del laboratorio para medir algunas de clias. En el laboratorio se alambra el siguiente circuito:




Figura 2.14.- Circuito para determinar la característica de un diodo.

Al variar el voltaje E con la polaridad mostrada, se pueden obtener muchos puntos (VD, D) que posteriormente permiten graficar la característica endirecta del diodo. Invirtiendo la polaridad de E, se obtienen los puntos para graficar la característica en inversa y además, puede obtenerse el voltaje de rompimiento V(BR) cuando se observe que la corriente Is crece abruptamente. Aunque el tamaño y el tipo de encapsulado nos dan una idea de los regimenes de corriente y potencia, es obvio que estas pruebas pueden también efectuarse y que requieren equipo adicional.

Sin embargo, no es necesario realizar tantas mediciones ya que podemos auxiliarnos de la ecuación característica. Por ejemplo, supónga se que se obtienen tres puntos:

	iD	v <sub>D</sub>
1	10mA	265mV
2	1mA	200mV
3	0.1mA	135 mV

Se puede dar en la ecuación (2.32), que si-las mediciones nan sido hechas a temperatura ambiente, se tienen las incógnitas disposar y n. Por lo tanto, bastan dos puntos de la curva para conocerdichas incógnitas. Para cada punto se debe cumplir dicha ecuación:

$$i_{D1} = I_s e^{V_{D1}/\eta V_T}$$
 (2.33)

$$i_{D_2} = I_s e^{-V_{D2}/\eta} V_T$$
 (2.34)

Dividiendo ambas ecuaciones entre sí:

$$\frac{i_{D1}}{i_{D2}} = e \quad (v_{D1} - v_{D2}) / \eta V_T$$
 (2.35)

$$...nv_{T} = \frac{v_{D1} - v_{D2}}{-Ln(i_{D1}/i_{D2})}$$
 (2.36)

Además, de (2.33) y (2.34):

$$I_{D2} e^{-v_{D2}/\pi V_T} = I_s = I_{D1} e^{-v_{D1}/\pi V_T}$$
 (2.37)

Tomemos dos puntos cualesquiera y comprobemos con el tercero.

De (2.36): 
$$nV_{T} = \frac{265mV - 200mV}{Ln(10)} = \frac{65}{2.3} = 28.26mV$$

Como se midió a temperatura ambienté:

$$\eta = \frac{28.26\text{mV}}{26\text{mV}} = 1.09$$

De (2.37): 
$$I_s = 1mA \times e^{-200mV/28.26mV} = 1mA \times e^{-7.1} = 10^{-6}A$$

Debe comprobarse que:

$$0.1 \text{mA} = 10^{-6} \text{A} \times \text{e}^{-135 \text{mV}/28.26 \text{mV}}$$

#### Ejemplo 2.2,-

La característica exponencial del diodo determina un cambio pequeño de voltaje para cambios grandes de corriente. ¿Qué tanto cambia el voltaje en el diodo para un cambio de 10 a 1 en la corriente?

De la ecuación (2.32), si N=1 tenemos que:

$$i_{D1} = I_s e^{V} D1/VT$$

$$10i_{D1} = I_s e^{V_{D2}/V_T} = i_{D2}$$

Dividiendo:

$$\frac{i_{D2}}{i_{D1}} = e^{(v_{D2} - v_{D1})/V_{T}} = 10$$

$$\Delta v_D = 2.3V_T$$

Como  $V_{\tau}$  =26mV a T = 300°K se tiene que a temperatura ambiente:

(2)

$$\Delta v_{\rm p} = 2.3 (26) \pm 60 \text{mV}$$

O sea que un cambio de unos 60mV en V<sub>D</sub>, ocasiona un cambio de 10:1 en la corriente del diodo. Obviamente, para variaciones de voltaje de varios cientos de milivolts, se puede considerar que el voltaje es casi invariante para grandes variaciones de corriente.

#### 2.4.1 ANALISIS DE CIRCUITOS CON DIODOS

El análisis de circuitos con diodos puede realizarse de una for

ma analítica o gráfica. Los siguientes ejemplos muestran por sí solos el procedimiento usado en cada caso.

#### Ejemplo 2.3.-

Hallar el voltaje y la corriente en el diodo del siguiente - circuito.




Figura 2.15.-

#### Solución.

Resolveremos el problema por dos métodos:

#### METODO ANALITICO .-

Para facilitar el análisis del circuito y en vista de que nos - interesa conocer la corriente y el voltaje del diodo, encontremos primeramente el equivalente de Thévenin que ve el diodo, es decir, re--duzcamos el circuito a uno de la forma:




Figura 2,16.-

Esta reducción se puede hacer directamente, aplicando el teorema de Thévenin; o por pasos, aplicando alternativamente el teorema - de Thévenin y el de Norton hasta obtener el equivalente total. Apliquemos esta última forma:

$$E = \begin{array}{c|c} & R_{3} & R_{3} \\ \hline R_{1} + R_{2} & R_{3} \\ \hline R_{1} + R_{2} & R_{3} \\ \hline R_{1} + R_{2} & R_{3} \\ \hline R_{2} + R_{2} & R_{3} \\ \hline R_{1} + R_{2} & R_{3} \\ \hline R_{2} + R_{2} & R_{3} \\ \hline R_{3} + R_{2} & R_{3} \\ \hline R_{4} + R_{3} + R_{3} \\ \hline R_{5} + R_{5} & R_{5} \\ \hline R_{5} + R_{5}$$

Por la ley de Ohm, la corriente en el circuito es:

$$i_D = \frac{E_t - v_D}{R_+}$$
 (2.38)

De la característica del diodo:

$$i_D = I_S e^{-V_D/V_T}$$

Obtenemos:

$$v_{D} = V_{\uparrow} Ln(\frac{I_{D}}{I_{S}}) \qquad (2.39)$$

Por lo que la solución es, sustituyendo la ecuación anterior en la (2.38)

$$i_0 = \frac{E_t}{R_t} - \frac{v_T}{R_t} - \ln(\frac{i_0}{I_s})$$
 (2.40)

La ecuación (2.40) es una ecuación implícita y trascendente, la cual se puede resolver sólo por métodos iterativos. Dado que esta ecuación se obtiene de nacer simultáneas (2.38) y (2.39), es equivalente u sar el método iterativo directamente en la ecuación (2.40) o alternativamente en (2.38) y (2.39). Para esto, se asume un voltaje o una corriente, se resuelven las ecuaciones y si el nuevo resultado es incom-

patible con la suposición, se toma este nuevo resultado como suposición y se repite el proceso.

Primera Iteración.

Supongamos un voltaje  $v_{D1} = 3 \text{ V}$  (suposición muy burda, ya que sabemos que este voltaje "anda" por el orden del voltaje de encendido o de di fusión y es aproximadamente 0.3V para un diodo de germanio y 0.7V para u no de silicio). Esta suposición en la ecuación (2.38) nos dá:

$$i_{D1} = \frac{E_{t} - V_{D1}}{R_{+}} = \frac{8 - 3}{3.2K} = 1.56mA$$

sustituyendo este resultado en la ecuación (2.39), obtenemos:

$$v_{D2} = v_T Ln \left( \frac{t_{O1}}{T_S} \right) = 26 \text{ mV} \cdot Ln \left( \frac{1.56 \times 10^{-3} \text{ A}}{10^{-14} \text{ A}} \right)$$

$$= 25 nv \cdot Ln \left( 1.56 \times 10^{11} \right)$$

$$v_{D2} = 0.67 \text{ V}$$

Obviamente,  $v_{01} \neq v_{02}$ , por lo tanto tendremos que hacer otra iteración.

Segunda Iteración.

Tomamos este último valor  ${\rm v}_{\rm D2}$  como una nueva suposición, sustitumyendo en la ecuación (2.38), tenemos:

$$i_{D2} = \frac{E_t - v_{D2}}{R_t} = \frac{8-0.67}{3.2 \text{ K}} = 2.3 \text{ mA}$$

Sustituyendo  $f_{02}$  en la ecuación (2.39):

$$v_{D3} = V_T \quad \text{Ln} \left( \frac{i_{D2}}{I_S} \right) = 26\text{mV} \cdot \text{Ln} \left( \frac{2.3 \times 10^{-3} \text{ A}}{10^{-14}} \right)$$

$$v_{D3} = 0.679 \text{ V}$$

Se puede observar que v<sub>n3</sub> so v<sub>n2</sub>, por lo que no es necesaria otra ite-

ración. Veamos que error cometemos al tomar  ${\bf v}_{\rm D2}$  en lugar de  ${\bf v}_{\rm D3}$ :

$$\frac{v_{D3} - v_{D2}}{v_{D2}} \times 100 = \frac{679 \text{ mV} - 670 \text{ mV}}{670 \text{ mV}} \times 100 = 1.32\%$$

Que obviamente es despreciable.

Si hubiéramos considerado como primer suposición  $v_{\rm D1}$  = 0.7V, es posible que a la primera iteración hubiéramos encontrado el valor de v<sub>na</sub> = 679mV; si por el contrario, hubiéramos supuesto un valor v<sub>n1</sub>>3, el núm<u>e</u> ro de iteraciones hubiera aumentado. El criterio para escoger el primer valor supuesto es muy simple si consideramos que la corriente de satura ción (In) de un diodo anda en los siguientes intervalos:

10<sup>-14</sup> A 
$$\leq$$
 I<sub>s</sub> $\leq$ 10<sup>-9</sup> A; si es de silicio.

de aquí podemos observar que si conocemos  $I_{\rm e}$  (es dato) podemos decir con cierta seguridad de qué tipo es, es decir, si  $I_c = 10^{-14} A$ , se trata de un diodo de silicio y por lo tanto tomarfamos como primer valor supuesto: v<sub>01</sub> ≈ 0.7∀.

Como puede notarse, la solución se obtiene al hacer simultáneas la ecuación de malla del circuito y la ecuación fundamental del diodo. Si tuviéramos a la mano la curva característica del diodo en cuestión, el pro blema se reduciría a encontrar gráficamente la intersección entre la curva característica del diodo y la recta que queda definida por la ecuación de malla del circuito, ésto equivale a hacer simultáneas las dos ecuaciones.La recta definida por la ecuación de malla recibe el nombre de recta de cargaestática o recta de carga de DC ya que el circuito que se está analizando contiene únicamente componente de DC, en otras palabras, la corriente y elvoltaje a través del diodo serán constantes y al punto definido por este par de valores (intersección de la recta de carga estática con la curva característica del diodo) le llamaremos "punto de Operación" del diodo ó sencillamente "punto Q"

( VDO . IDO).

#### METODO GRAFICO.

Supongamos entonces, que la curva característica del diodo ... utilizado en el circuito es como se muestra en la Fig.2.17

Del equivalente de Thévenin del circuito obtuvimos la - ecuación 2.38

$$i_D = \frac{E_t - v_D}{R_t}$$

que se puede poner:

$$i_{D} = -\frac{1}{R_{t}} v_{D} + \frac{E_{t}}{R_{t}}$$
 (2.41)

esta ecuación es de la forma:

en donde: 
$$y = i_0$$
;  $m = -\frac{1}{R_t}$ ;  $x = v_0 y b = \frac{E_t}{R_t}$ .

Le ecuación (2.41) es pues, la ecuación de una recta con pendiente igual al negativo del inverso de la resistencia total del circuito (equivalente de Thévenin), con ordenada al origen  $b=E_{\rm t}/R_{\rm t}$  y abscisa al origen  $a=E_{\rm t}$ . La solución del problema se encuentra, como se dijo, anteriormente, determinando la intersección de esta recta con la curva del diodo. En la Fig. 2.17 se ha trazado dicha recta y se muestra también el punto Q.




Figura 2.17 Solución gráfica del ejemplo 2.3


En la figura anterior, se puede notar que si aumenta o disminuye el voltaje  $E_{t}$ , la recta de carga subirá o bajará paralelamente variando el valor de a y b pero la pendiente  $(-1/R_{t})$  permanece constante.

#### Ejemplo 2.4.-

ري اين

Lacurva característica del diodo BAX13 se muestra en la - Fig. 2.18. Si este diodo se utiliza en un circuito como el mostrado, determine gráficamente la forma de onda de -  $v_1$ .

$$e_s \stackrel{\downarrow}{\sim} \frac{1}{4n} \stackrel{\downarrow}{\longrightarrow} \frac{1}{4n} = e_s = 1.5 \text{ Sen}(wt)$$







Figura 2.18. - Curva característica del diodo BAX13. -

#### Solución.

Como el voltaje aplicado es senoidal, no existe un punto de operación definido, es decir, el punto Q no es constante sino que varía según el voltaje aplicado. El problema lo podemos considerar como de Et variable pero la pendiente de la recta de carga es constante, por lo tanto, esta recta se trasladará paralelamente a sí misma y la abscisa al origen está determinada por el valor instantáneo de la función senoidal. Como la recta de carga no es estática (la señal aplicada no es DC) la llamaremos recta de carga dinámica o de AC.

La solución del problema consiste en encontrar los puntos de intersección entre la curva característica y la recta de carga dinámica al trasladarse. El procedimiento sellustra en la figura 2.19. Una vez conocida la corriente  $i_D$ , como es la misma que circula por  $\mathbf{R}_1$ , el voltaje  $\mathbf{v}_1$  será igual a  $i_D\mathbf{R}_1$ .

Nótese la distorsión de la corriente causada por la cara<u>c</u> terística no lineal del diodo.



24

Hasta el momento se han analizado circuitos que contienen unicamente componentes de DC ó AC. En el análisis de circuitos de señal pequeña se encuentran presente tanto la -componente de DC como la de AC. Los métodos de análisis tratados aquí, son válidos siempre y cuando la variación total de pico a pico de la componente de AC sea una pequeña fracción de la componente de DC, es decir, que:

## VAC KYDC

Cumpliéndose esta desigualdad, se garantiza que las variaciones del punto de operación del diodo, debido a las variaciones de la componente de AC, sean muy pequeñas y por lo tanto, el diodo estará "trabajando" en una pequeña porción de su curva característica. Esta pequeña porción se puede considerar lineal, de tal forma que el diodo puede ser sustituido por una resistencia llamada resistencia dinámica del diodo, y es la resistencia que presenta el diodo alrededor del punto de operación.

En la Fig. 2.20 se ilustra la situación que prevalece - cuando se tiene presente una componente de directa y otra de alterna. Si ésta última es muy pequeña, como se muestra, la relación entre el voltaje aplicado y la corriente a través del diodo es casi lineal, lo que indica que el diodo se comporta prácticamente como una resistencia. En otras palabras, la componente de alterna a través del diodo, tiene la misma forma que la señal de alterna aplica -




Figura 2.20.- Corriente  $i_{\overline{D}}$  cuando la señal de alterna es pequeña.

Siendo más estrictos, si está presente una componente de directa y otra de alterna, el voltaje en el diodo puede exprezarse como:

$$^{V}D^{=V}DQ^{+V}d$$
. (2.42)

donde: v<sub>n</sub>= voltaje total

V<sub>DQ</sub>=voltaje de directa

v<sub>d</sub> =voltaje de alterna

Entonces, la corriente puede exprezarse:

$$i_{D}=I_{s}e^{(V_{DQ+}V_{d})^{/\eta V_{T}}}$$
 (2.43)  
...  $i_{D}=I_{s}e^{V_{DQ}/{\eta V_{T}}}e^{V_{d}^{/\eta V_{T}}}$ 

La parte subrayada es la misma ecuación del diodo evaluada en el punto Q, es decir  $I_{DQ}$ , por lo tanto:

$$i_0 = I_{DQe} v_d / \eta V_T$$
 (2.44)

exprezando en una serie de potencias a la exponencial, se tiene:

$$I_{D} = I_{DQ} \{ 1 + \frac{v_{d}}{\eta V_{T}} + \frac{1}{2} (\frac{v_{d}}{\eta V_{T}})^{2} + \dots \}$$
 (2.45)

en esta expresión, puede apreciarse que si el término cua drático es mucho menor que el término lineal, éste último sería el predominante y la corriente podría relacionarse linealmente con el voltaje.

Es decir: Si 
$$\frac{1}{2} \left( \frac{v_d}{\eta V_T} \right)^2 \angle < \frac{v_d}{\eta V_T}$$

que para temperatura ambiente y n=1, arriba del codo de la característica, se tiene:

$$v_d \ll 2(1)(26mV)$$
 $v_d \ll 52 mV$  (2.47)

una interpretación práctica del "mucho menor", es que por lo menos haya una diferencia de un orden de magnitud, es decir, si

$$v_{d} \leq 5.2 \text{ mV} \qquad (2.48)$$

$$i_{D} = I_{DQ} \left\{1 + \frac{v_{d}}{\eta V_{T}}\right\}$$

$$^{1}D^{=1}DQ + \frac{^{1}DQ}{^{1}Q} v_{d}$$
 (2.49)

... 
$$i_d = \frac{1}{nv_T} v_d$$
 (Componente de alterna)

obien: 
$$i_d = \frac{v_d}{r_d}$$
 (2.50)


$$r_{d} = \frac{nV_{T}}{I_{DQ}} \qquad (2.51)$$

 $r_d$  es la resistencia dinámica del diodo y relaciona li - nealmente a las componentes de alterna de la corriente i  $_d$  , y el voltaje  $v_d$  .

Para mostrar la mecánica del análisis, considérese el siguiente ejemplo.

#### Ejemplo\_2.5.-

Para el circuito mostrado, calcule y grafique el voltaje



Como se supone que se trata de un análisis de señal pequeña, se puede aplicar superposición, es decir, efectuar primero el análisis de CD y posteriormente el de CA.

#### ANALISIS DE DC .-

Determinando el equivalente de Thévenin entre las termin<u>a</u> les del diodo, se tiene:

$$E_{\ell} = 10V$$

Nuevamente, como I<sub>s</sub> =  $10^{-11}$ A se puede decir que se trata de un diodo de silicio, consideremos como primer suposición:  $v_{D1}$  = 0.6V.

La ecuación de malla es:

$$1_0 = \frac{10 - v_0}{4v} \tag{2.52}$$

y sabemos que:

$$v_{D} = V_{T} \ln(\frac{1}{I_{S}}) \qquad (2.53)$$

Primera Interación.

Sustituyendo el valor de  $v_{D1}$  en (2.52).

$$1_{01} = \frac{10 - 0.6}{4K} = 2.35 \text{ mA}$$

este valor en (2.53).

$$v_{D2} = 26mV Ln \left( \frac{2.35 \times 10^{-3}}{10^{-11} A} \right)$$
 $v_{D2} = 0.5V$ 

. . Como  $v_{D1} \neq v_{D2}$ , haremos otra iteración.

Segunda interación. -

El valor de v<sub>D2</sub> en (2.52)

$$i_{D2} = \frac{10 - 0.5}{4K} = 2.375 \text{mA}$$

Sustituyendo en (2.53)

$$v_{D3} = 26mV Ln(\frac{2.375 \times 10^{-3}A}{10^{-11}A})$$

Entonces:

$$I_{DQ} = 2.375 \text{mA}$$
 y  $V_{DQ} = 0.5 \text{V}$ 

N

S


Determinando el valor de ra:

$$r_{d} = \frac{nv_{T}}{I_{DQ}}$$


$$= \frac{26mV}{2.375mA} = 10.96\Omega$$

#### ANALISIS DE AC . -

Haciendo E = 0, encontremos el equivalente de Thévenin entre las terminales del diodo:



Sustituyendo valores y al diodo por su resistencia dinámi ca:



Del circuito: -

$$i_d = \frac{v_t}{R_t + r_d} = \frac{1 \text{sen(wt)}}{4.011 \text{K}} = 0.249 \text{sen (wt)}$$
 mA  
...  $v_d = i_d r_d = 0.249 \text{ sen (wt)} \times 11\Omega$   
= 2.939 sen(wt) mV  
 $v_d = 0.002939 \text{ sen (wt)}$  volts

Luego: 
$$v_0 = v_D = V_{DQ} + v_d = 0.5 + 0.002939 \text{ sen (wt)}$$

y la gráfica quedará:  $0.5 - 10.002939 \text{ sen (wt)}$ 

## 2.4.2. MODELO PIEZOLINEAL DEL DIODO

Como se pudo observar en la sección anterior, el análisis de los circuitos con diodos resulta muy laborioso si se utiliza la característica real del mismo. En el caso de fuerte distorsión, cuando la señal aplicada es grande, se puede notar que la variación de voltaje en el diodo esgrande cuando no hay casi corriente (es lo mismo que suce de en un circuito abierto), y es poca cuando hay corriente (eso pasa en un corto circuito), comparado con la variación de la señal aplicada. En este caso se acostumbra emplear la llamada característica piezolineal del diodo, la cual se muestra en la siguiente figura:




Figura 2.21. - Característica piezolineal del diodo.

2

De la caractarística, es importante notar que para un voltaje  $v_0 \subseteq V_0$  el diodo es un circuito abierto y para -  $v_0 > V_0$ , el diodo es una resistencia. El modelo puede - representarse:

representation:
$$i_{D} \downarrow \bigvee_{D}^{A} = > \begin{cases}
V_{D} \leq V_{O}; & i_{D} = O = > \\
V_{D} \geq V_{O}; & i_{D} = O = > \\
V_{D} > V_{O} = > & \downarrow_{D} V_{O}; & \downarrow_{D} V_{O};
\end{cases}$$

$$\downarrow_{D} \downarrow_{D} \downarrow_{D}$$

En donde el diodo ideal tiene cero resistencia y solo deja pasar la corriente en el sentido indicado en la figura 2.22a. La fuente de voltaje  $\rm V_{\rm D}$  tiene cero resistencia, deja pasar la corrriente en cualquier sentido y mantiene un voltaje constante. Esto se muestra en la figura 2-22b. La resistencia  $\rm R_{\rm D}^{-1} \rm v_{\rm D}/\rm I_{\rm D}^{-1}$  es lineal y su gráfica aparece en la figura 2.22c.




Figura 2.22.- Característica de los tres elementos que constituyen el modelo piezolineal del diodo.

Entonces, la característica piezolineal del diodo es la suma de éstas tres y se muestra en la figura 2.23. Este
modelo es fácil de emplear y sólo se debe recordar lo siguiente: Un diodo real sufre un fenómeno de "ruptura" pa
ra elevados voltajes de inversa; estos fenómenos pueden
ser de dos tipos, Zener y Avalancha, ninguno de los cuales
debe ser alcanzado si se desea que el diodo funcione con
el modelo descrito.




Figura 2.23.- Característica piezolineal del diodo.

Considérese el siguiente ejemplo para mostrar el empleo del modelo piezolineal en el análisis de circuitos con - diodos.

## Ejemplo 2.6.-

La característica piezolineal del diodo utilizado en el circuito de la figura 2.24a se muestra en la figura 2.24b. Si el voltaje v, aplicado es de la forma que se indica en la figura 2.24c, grafique v, y v, acotando tiempos y voltajes de interés.





Figura 2.24.- (a) Circuito; (b) Característica piezolineal;

(c) forma de onda de v.


-58-

Solución.

De la característica piezolineal dada, el modelo piezolineal es:



Sustituyendo este modelo en el circuito, obtenemos:



La corriente en el circuito, para el primer cuarto de ciclo positivo de v., está dada por:

$${}^{1}_{D} = \frac{v_{1} - v_{0}}{R_{1} + R_{D} + R_{1}}$$
 (2.54)

Pára v<sub>i</sub> ∠ V<sub>o</sub>:

- a) El diodo D(I) no conduce
- b)  $i_0 = 0 \implies v_2 = v_1 \cdot y \cdot v_1 = 0$ .

Para v<sub>i</sub> = V<sub>o</sub>:

c) El diodo D(I) todavia no conduce por no haber diferencia de potencial entre sus extremos:

d) 
$$i_0 = 0 \implies v_2 = v_1 \quad y \quad v_1 = 0$$

Para calcular el tiempo en que ésto ocurre, haremos la siguiente regla de tres:

10V - 1 seg. 
$$t_1 = \frac{0.7}{10} = 0.07$$
 seg.

para  $v_i > v_o$ :

€2

- e) El diodo D(I) conduce.
- f)  $i_{D}$  está dada por la ecuación (2.54) .

$$v_2 = V_0 + i_0(R_0 + R_1)$$
 y  $v_1 = i_0 \cdot R_1$ .

Calculando para el valor máximo de v;:

$$i_D = \frac{10 - 0.7}{8.9 + 1 + 0.1} = \frac{9.3}{10K} = 0.93 \text{ mA}$$

$$v_2 = 0.7 + 0.93 (0.1 + 1) = 0.7 + 1.023$$


= 1.723V.

$$V_1 = 0.93(1K) = 0.93V.$$

Para el segundo cuarto de ciclo positivo,  $v_i$  disminuye - de + 10 a 0, obviamente,  $v_1$  y  $v_2$  disminuyen también hacia cero. Pero cuando  $v_i = v_0$ , el diodo deja de conducir y volvemos a tener desde este momento que:

ésto ocurre en el tiempo: t = 1.93 seg.

En el medio ciclo negativo, el diodo D(I) no conduce,  $v_1 = 0$  y  $v_2 = v_i$  en todo tiempo. Las gráficas pedidas se muestran a continuación:



#### 2.4.3 EL DIODO IDEAL

En la Fig. 2.55 se muestran la característica ideal y el símbolo de un diodo. Como puede apreciarse, este modelo ideal indica que el diodo se comporta como un corto circuito cuando la dirección de la corriente tiene el sentido mostrado en la Fig. 2.55b; y cuando la corriente "tiende" a circular en sentido contrario, se comporta como un circuito abierto.

Cuando circula corriente a través del diodo; nótese que ésta -tiene el mismo sentido que la flecha que simboliza al diodo, se dice
que el diodo está polarizado en "directa" o que está "encendido"; -por el contrario, cuando no circula corriente, se dice que está pola
rizado en "inversa" o que está "apagado". Existen otros términos para indicar el estado de un diodo, tales como" "cerrado/abierto", --"ON/OFF", etc.




Fig. 2.55.→El diodo. (a) Característica ideal y (b) Símbolo.

Por analogía con los diodos de Tubos al Vacío. la terminal marcada con + es conocida con el nombre de ánodo y la marcada con -, co mo cátodo. Utilizando estos términos y haciendo referencia al voltaje en vez de la corriente, puede decirse que para que el diodo-conduzca es necesario que el ánodo "tienda" a estar a un voltaje más positivo que el cátodo. Se hace la aclaración de que se usa la expresión "tender a" porque una vez que se ha comprobado que circula ---- corriente a través del diodo, éste se comporta como un corto circuito y por lo tanto el ánodo y el cátodo quedarían al mismo potencial:

En la Fig. 2.56 se representa la analogía que existe entre el - comportamiento del diodo ideal y el interruptor. Si el diodo conduce, equivale al interruptor cerrado y si nó, al interruptor abierto.




Fig. 2.56 Analogía entre el diodo y el interruptor.

(a) En directa y (b) en inversa.


El modelo ideal del diodo es sumamente útil para el análisis -cualitativo de los circuitos con diodos dado que dicho análisis resuita bastante simple. Por otro lado, la aproximación obtenida es -aceptable para un sinnúmero de aplicaciones prácticas. Aprovechando
estas cualidades, a continuación se realiza el análisis de algunos circuitos-típicos que involucran diodos.

#### RECTIFICADOR DE MEDIA ONDA.

La acción por la cual se genera un voltaje continuo a partir de un voltaje alterno aplicado es llamado rectificación. El circuito -- rectificador de media onda se muestra en la Fig.2-57a , en donde el voltaje aplicado  ${\bf v}_i$  es un voltaje senoidal  ${\bf v}_i={\bf v}_{im}$  sen(wt).

La función del diodo en el circuito es producir una corriente - unidireccional a pesar de que el voltaje aplicado es alterno. Cuando v, es positivo, el diodo está polarizado en directa y se comporta --

como un cortocircuito; fluye una corriente en dirección positiva como se muestra en la Fig. 2.57a y su valor está determinado por  $v_i$  y  $R_i$ . Cuando  $v_i$  es negativo, el diodo está polarizado en inversa y se comporta como circuito abierto. La caída de voltaje en la carga es en cada instante  $v_i$  =  $R_i$   $i_d$  y su forma de onda se muestra en la Fig. 2.57b






Fig. 2.57 Rectificador de media onda. (a) Circuito; (b) formas de onda.

El voltaje en la carga puede ser expresado como:

$$v_L = v_i$$
 para  $v_i \ge 0$ 
 $v_L = 0$  para  $v_i < 0$ 

La forma de onda de  $v_L$  que se muestra en la Fig.  $^{2.57b}$  es una - onda periòdica, finita y contínua; por lo que puede ser representada por series de Fourier. Si al valor instantáneo de pico de  $v_L$  lo designamos por  $v_{Lm}$ , la serie queda:

$$v_{L} = \frac{1}{17} V_{Lm} \left[ 1 + \frac{17}{2} sen(wt) - \frac{2}{3} cos(2wt) - \frac{2}{15} cos(4wt) + \dots \right]$$

Esto es, v<sub>L</sub> es la suma de un término de DC y otros términos de AC. Como puede observarse, el voltaje en la carga contiene frecuencias no presentes en el voltaje aplicado, esto es consecuencia de -

la no linealidad del diodo y es otra de sus aplicaciones.

RECTIFICADOR DE ONDA COMPLETA.

## a) Con Tap Central.

El circuito rectificador de onda completa con tap central se -- muestra en la Fig. 2.58a. El circuito consiste básicamente en dos -- rectificadores de media onda conectados a una sola resistencia de -- carga y tienen como señal de entrada  $v_i = V_{im} \mathrm{Sen}(wt)$ . Durante -- el medio ciclo positivo de  $v_i$ ,  $D_i$  está polarizado en directa y actúa como un cortocircuito;  $D_i$  queda polarizado en inversa y se comporta como circuito abierto, luego  $v_i = v_i$ . Durante el medio ciclo negativo de  $v_i$ ,  $D_i$  actúa como un cortocircuito,  $D_i$  como un circuito abierto y  $v_i = -v_i$ . La forma de onda de  $v_i$  se muestra en la Fig. 2.58b




Fig. 2.58 - Rectificador de onda completa.

- (a) Circuito:
- (b) forma de onda de v.

El voltaje en la carga puede ser expresado como:

y en serie de Fourier:

$$v_L = \frac{2}{11} V_{Lm} \left[ 1 - \frac{2}{3} \cos(2wt) - \frac{2}{15} \cos(4wt) - \dots \right]$$

de donde podemos observar que el voltaje  $v_{\underline{L}}$  consiste en la suma de una componente de DC con magnitud  $2V_{\underline{L}\underline{m}}/\gamma_{\underline{l}}$  (el doble que en el rectificador de media onda) y un conjunto de componentes senoidales de --frecuencias que son múltiplos enteros de  $w_{\underline{l}}$  como en el caso anterior.

### b) Tipo Puente.

Otro rectificador de onda completa muy utilizado es el llamado tipo puente y se muestra en la Fig. 2.59a

Durante el medio ciclo positivo de  $v_1$ , los diodos  $D_2$  y  $D_3$  están en directa y conducen;  $D_1$  y  $D_4$  están en inversa y se comportan como circuito abierto. En el semiciclo negativo,  $D_2$  y  $D_3$  quedan en inversa y  $D_1$  y  $D_4$  en directa. La forma de onda obtenida para  $v_1$  es la misma que en el caso anterior y se muestra en la Fig. 2.59b




Fig. 2.59.- Rectificador de onda completa tipo puente. (a) Circuito; (b) forma de onda de  $\mathbf{v}_i$ .


FILTROS.

Los sistemas electrónicos requieren de fuentes de voltaje direc to para su operación. Este voltaje puede ser obtenido de baterias -- pero muchas veces resultan inconvenientes debido a que son caras y - la potencia que entregan es limitada y se opta por obtener el voltaje directo a partir de la línea eléctrica comercial. Los circuitos diseñados para convertir el voltaje alterno de la línea en un voltaje directo de valor apropiado son llamados "fuentes de poder". Estas
fuentes consisten básicamente de una etapa de rectificación y otra de filtrado; por medio de la rectificación, como pudo observarse anteriormente, se logra convertir el voltaje alterno de la línea en un
voltaje directo pulsante y por medio del filtrado se logra disminuir
las pulsaciones hasta casi obtener un voltaje directo constante.

Algunos sistemas operan aceptablemente aunque el voltaje de salida de su fuente de poder o de alimentación esté variando sensiblemente, en cambio, otros requieren un voltaje de alimentación extrema damente constante; por ello, resulta importante conocer el voltaje de salida y su componente de alterna. Un criterio muy usado para referirse a la cantidad de componente alterna presente a la salida de una fuente de alimentación es el factor de rizo o factor de ondulación. Este factor queda definido como:

F.O. = 
$$\frac{\text{Valor rms}}{\text{Valor de la componente de directa de } v_L}$$
 (2.55)

Veamos cual es el F.O. del voltaje a la salida de un rectificador de media onda. En la Fig. 2.60 se muestra el circuito y la forma de onda de  $v_{\rm t}$ .






Fig. 2.60. - Rectificador de media onda (a) Circuito; (b) forma de onda.

 $E^*$  valor efectivo  $\delta$  rms de una función periódica es, por definición:

$$V_{rms} = \sqrt{\frac{1}{T} \int_0^T v^2(t)dt}$$
; T = perfodo.

y su valor medio; que se interpretará como componente de DC:

$$V_{\text{med}} = V_{\text{DC}} = \frac{1}{T} \int_{0}^{T} v(t) dt$$

Entonces, el valor rms de  $v_i$  será:

$$V_{L(rms)} = \sqrt{\frac{1}{2\pi}} \int_{0}^{\pi} [V_{Lm} sen(wt)]^{2} dwt = \sqrt{\frac{1}{4}} V_{Lm}^{2}$$

$$V_{L(rms)} = \frac{1}{2} V_{Lm} \qquad (2.56)$$

y el valor medio ó componente de DC es:

$$V_{L(DC)} = \frac{1}{2\pi} \int_{0}^{\pi} V_{Lm} \operatorname{sen(wt)} dwt$$

$$= \frac{V_{Lm}}{dx} \qquad (2.57)$$

Sustituyendo (2.56) y (2.57) en (2.55), obtenemos:

F.O. = 
$$\frac{11}{2} = 1.57$$

Obviamente, resultó ser muy grande si consideramos que muchos - sistemas requieren un F.O. mucho menor que O.Ol, en estos casos resulta indispensable el filtraje.

Para mostrar en cierto grado el análisis de un rectificador con filtro a la salida, considérese uno de los más simples como el que - aparece en la Fig. 2.61




Fig. 2.61 .- Rectificador de media onda con filtro caracitivo.

El voltaje en la carga  $v_{\downarrow}$ , después del primer ciclo, tiene la forma mostrada en la Fig. 2.62. Debido al diodo, el capacitor C sola mente puede descargarse a través de  $P_{\downarrow}$ . Cuando wt =  $\pi/2$ , el voltaje  $v_{\downarrow} = V_{Lm}$ ; como  $v_{\downarrow}$  a partir de este momento comienza a decrecer,  $v_{\downarrow}$  - sigue a  $v_{\uparrow}$  por un tiempo muy corto ya que después de este tiempo  $v_{\downarrow}$  decrece exponencialmente según exp(-t/R\_C) y en este momento - - - - (wt =  $\theta_{2}$  en la Fig. 2.62) el diodo deja de conducir en vista de que  $v_{\uparrow}$  decrece más rápidamente que el voltaje en el capacitor y por ello el diodo queda polarizado en inversa. El voltaje  $v_{\downarrow}$  puede expresarse:

$$v_L = \left[V_{Lm} \operatorname{sen}\theta_2\right] \left[e^{-t/R_L C}\right] \Rightarrow \theta_2 \leq wt \leq \theta_1 + 2\pi$$
 (2.58)

Durante el siguiente ciclo,  $v_i$  volverá a ser igual a  $v_L$  y el -- diodo conducirá. Esto es, el voltaje de salida puede expresarse como:

$$v_L = V_{Lm} sen(wt) \implies \theta_1 \le wt \le \theta_2$$
 (2.59)

Esta forma de onda se repite periódicamente. Consideremos las -corrientes en el circuito. La corriente de carga i<sub>L</sub> tendrá la misma forma de onda que el voltaje en la carga. Durante el tiempo que el -diodo no conduce:

$$i_c = -i_L = -v_L / \epsilon_L \implies \theta_2 \le wt \le \theta_1 + 2\pi$$
 (2.60)

Cuando el diodo conduce, la corriente a través de C es de la --

misma forma como si se conectara C directamente a  $v_i$ . (No hay transitorio desde que el diodo comienza a conducir en el instante  $v_i = v_L$ ). Es decir,

$$i_c = C \frac{dv_c}{dt} = C \frac{dv_L}{dt} = V_{Lm} wC \cos(wt) \Rightarrow \theta_1 \le wt \le \theta_2$$
 (2.61)

La corriente en el diodo es:

Estas formas de onda se muestran en la Fig. 2.63. La corriente máxima a través del diodo ocurre en wt =  $9_1$  (asumiendo que  $R_L\gg 1/wc$ ) y es

$$I_{dm} = V_{Lm}(wc \cos \theta_1 + \frac{\sin \theta_1}{R_L})$$
 (2.62)




Fig. 2.62.- Voltaje en la carga del circuito de la figura 2.61.

El diodo debe de ser capaz de permitir esta corriente de pico.-Si el valor de C es aumentado, el decaimiento de  $v_L$  en el período -- $\theta_2 \le wt \le \theta_1 + 2 \text{ fl decrecerá}$ . En el limite, cuando C se aproxima a infinito,  $v_L$  se aproxima a un voltaje puramente directo. Por otro

lado, nótese que incrementando el valor de C se incrementa igualmente el de la corriente máxima por el diodo I.dm.




Fig. 2.63 .- Corriente en el circuito de la Fig. . 2.61

Para obtener la componente de DC en la carga y el factor de ondulación, los valores de  $\theta_1$  y  $\theta_2$  deberán determinarse. Puede hacerse resolviendo la ecuación trascendente que define la descarga del capa citor, pero resulta un poco tedioso y para facilitar el cálculo se acostumbra hacer aproximaciones. Asumamos que el voltaje en la carga varía linealmente con el tiempo como se muestra en la Fig. 2.64.




Fig. 2.64 .- Aproximación del voltaje en la carga.

Esta forma de onda es bastante diferente a la mostrada en la --Fig. 2.62, sin embargo, los resultados obtenidos con ella son bastan te satisfactorios. Su valor medio es:

$$V_{L(DC)} = V_{Lm} - \frac{E_a}{2}$$
 (2.63)

Si AQ representa el cambio en la carga almacenada en C entre 7/2 y 5 17/2, luego

$$E_{a} = \frac{\Delta Q}{C} \tag{2.64}$$

Como asumimos que el voltaje varía linealmente con el tiempo, la carga almacenada en C decrece en una relación constante. Es decir. la corriente in es constante en este período. El valor constante de  $i_C$  es  $I_{L(DC)}$ . la componente de corriente directa en la carga. Como el tiempo de un período es el recíproco de la frecuencia, tenemos

$$E_{a} = \frac{I_{L(DC)}}{fC}$$
 (2.65)

y la ecuación (2.63) nos queda:

.(2.66)

$$V_{L(DC)} = V_{Lm} - \frac{I_{L(DC)}}{2fC}$$
 (2.66)

La componente de corriente directa en la carga y el tán relacionados por:

$$I_{L(DC)} = \frac{V_{L(DC)}}{R_{l}} \tag{2.67}$$

Sustituyendo en la ecuación (2.66), obtenemos:

$$V_{L(DC)} = \frac{V_{Lm}}{1 + 1/(2fR_{LC})}$$
 (2.68)

Para calcular el F.O. debemos encontrar el valor rms ó eficaz de la componente de AC. Esta es una onda triangular que varía desde -  $E_a/2$  hasta  $E_a/2$ . Por 1o tanto:

$$V_{L(rms)} = \frac{c_a}{2\sqrt{3}}$$

(2.69).

Sustituyendo las ecuaciones (2.67), (2.69) y (2.65) en la (2.55), --obtenemos:

F.O. = 
$$\frac{1}{2\sqrt{3} R_L C}$$
 (2.70)

que para f = 50Hz, queda:

$$F.0. \approx \frac{1}{173CR_{I}} \tag{2.71}$$

El análisis para el rectificador de onda completa con el mismo - tipo de filtro, se efectúa de la misma forma. Algunas fuentes de poder un poco más elaboradas, contienen etapas de regulación, protección con tra cortocircuitos, estabilización, etc. En la figura 2.65 se muestran los filtros más utilizados, y en la tabla II se resumen sus relaciones.




Figura 2.65 Filtros más comune	Figura	2.65	Filtros	más	comunes
--------------------------------	--------	------	---------	-----	---------

	0.48	0.305 <b>%</b>	0.6361/	0.6361	Full-wave rectifier
	1.21	0.385/-	0.3181.	0.3181	Half-wave rectifier
half-wave	$r' \simeq \frac{7.83}{LC}$	$V_r'(rms) = \frac{2.49V_m}{LC}$	$V_{ac}'=0.318V_{ac}-I_{ac}R_{l}$	0.3181	
full-wave $L_C > \frac{R_L}{1000}$	, = 0.83	$V_{\star}'(rms) = \frac{0.53}{LC} V_{\bullet}$	$V_{ac}' = 0.636 V_m - I_{ac} R_1$	0.6367.	L-lype (choke)
full-wave	$r' = \frac{3300}{C_1C_2LR_1}$	$V_r$ (rms) = $\frac{1.76}{LC_3}V_r$ (rms), full-wave = $\frac{7.04}{LC_3}V_r$ (rms), half-wave	$V_{ac}' = \frac{R_L}{R_I + R_L} V_{ac}$	7.	(C₁-LC₃)
f, = 120Hz full-wave f, = 60 Hz half-wave	$r' = \frac{X_t}{R^2},$ $\left(R' = \frac{RR_L}{R + R_L}\right)$	$V_{r}$ '(ms) $\simeq \frac{X}{\lambda} V_{r}$ (ms)	$V_{4i} = \frac{R_L}{R_I + R_L} V_{4i}$	.5	RC (following C-filter)
half-wave half-wave, light load	$=\frac{\frac{1}{4\sqrt{3}}\frac{1}{f_{C}}\left(\frac{1}{V_{a}}+\frac{1}{V_{a}}\right)}{\frac{418}{R_{1}C}}$	$V_{r} \text{ (rms)} = \frac{I_{4r}}{4\sqrt{3} f_{c}} \left[ 1 + \frac{V_{4s}}{V_{s}} \right]$ $- \frac{48I_{4s}}{C} = \frac{4.8V_{4s}}{R_{4}C}$	$V_{4a} = \frac{V_{aa} - (I_{a}, I_{b}/C)}{1 + (I_{ab}/A)/C} + \frac{V_{aa}}{C} - \frac{4.17I_{ab}}{R_{ab}}$		ĵ
full-wave full-wave, light load	$\frac{I_{de}}{4\sqrt{3} JCV}$ $= \frac{2.4I_{de}}{CV_{de}} - \frac{2.4}{R_{L}C}$	$V_{r}(\text{rms}) = \frac{V_{r}}{4\sqrt{3}} \frac{V_{r}}{fC} \times \frac{V_{r}}{V_{r}}$ $\simeq \frac{2.4I_{tt}}{C} = \frac{2.4V_{tt}}{R_{tt}C}$	$V_{a} = \frac{V_{a}}{1 + (I_{ac}/4)CV_{a}}$ $= V_{a} - \frac{4.17I_{dc}}{C} = \frac{V_{a}}{1 + \frac{4.17}{R_{a}C}}$	7	Capacitor
IMPORTANT FACTORS	RIPPLE FACTOR	NIS VALUE OF AC COMPONENT OF AC	DC VOLTAGE  Va.	NO-LOAD DC VOLTAGE (V <sub>6</sub> ) <sub>NL</sub>	TYPE

## CI. . (OS RECORTADORES.

El circuito mostrado en la Fig. 2.000 es un circuito recortador llamado también circuito CLIPPER 6 LIMITADOR. El voltaje de salida  $v_0$  está limitado a variar en el rango comprendido entre  $V_1$  y  $-V_2$ . La característica de transferencia de voltaje de la Fig. 2.000 muestra cómo varía el voltaje de salida en función del voltaje de entrada. Si el voltaje aplicado sobrepasa el rango comprendido entre  $V_1$  y- $V_2$ , aparecerá recortado a la salida.




Fig. 2.66.- (a) Circuito recortador; (b) caracteristica de transferencia.

Cuando el voltaje de entrada es mayor que  $v_1$ , el diodo  $D_1$  conduce porque queda polarizado en directa y por lo tanto,  $v_0 = v_1$ . Para un voltaje de entrada más negativo que  $-v_2$ , el diodo  $D_2$  conduce y tenemos que  $v_0 = -v_2$ . Para valores de  $v_1$  comprendidos entre estos dos límites, ambos diodos quedan colarizados en inversa y se comportan como circuito abierto, obteniêndose que  $v_0 = v_1$ .

El circuito limitador puede ser utilizado para proteger a otro-circuito de sobrecargas de voltaje; por ejemplo, es muy usado en los -vóltmetros para proteger al elemento indicador (aparato de D'Arsonval) contra sobrecargas de voltaje. Algunas veces son utilizados para proteger de sobrecargas a los transistores. Si  $\mathbf{v}_1 = \mathbf{v}_2$  y el voltaje aplicado es una onda senoidal de amplitud mayor que  $\mathbf{v}_1$ , el voltaje  $\mathbf{v}_0$  de -salida tendrá la forma de una onda cuadrada, ésta es otra de sus aplicaciones.

En la tabla <sup>III</sup> se muestran varias formas de circuitos recortadores acompañados de sus respectivas formas de onda de salida si la entrada fuera una onda triangular. TABLA III

*		•
SERIE	PARALELO	SEÑAL DE SALIDA
H+**	-w- <u>+</u>	1V2 ^ +Vc ^ +
——————————————————————————————————————	——————————————————————————————————————	V. A.
- <del> </del>   -  +     -  +       -  +         -  +	H-*-	+Vc
— <del>                                      </del>	-w	-Ve t
	Z_+	1 + Vc1 - Vc2 t

د در El circuito de la Fig.  $2.67\pi$  es llamado rectificador de pico --porque su voltaje de salida es igual a la magnitud de pico del voltaje de entrada. La operación del circuito puede ser comprendida con la ayuda de las formas de onda mostradas en la Fig.  $2.67\hbar$ . Si inicialmente el cacacitor C está descargado y el voltaje  $\mathbf{v}_i = \mathbf{v}_{im} \operatorname{sen}(\mathbf{w}t)$  es ---aplicado en  $\mathbf{t} = \mathbf{0}$ ,  $\mathbf{v}_i$  aumenta desde cero a su valor máximo positivo, la corriente fluye en dirección positiva a través del diodo y el capacitor se carga. Si la resistencia de la fuente  $\mathbf{R}_i$  es muy pequeña, la caída de voltaje en ella es también muy chica, y  $\mathbf{v}_i$ , el voltaje en C, es esencialmente igual a  $\mathbf{v}_i$  hasta que éste llega a su valor máximo de pico. Esto es, el capacitor se carga al voltaje  $\mathbf{v}_{im}$ . Como  $\mathbf{i}_i = \mathbf{0}$ , el capacitor no se descarga cuando el diodo queda polarizado en inversa al disminuir  $\mathbf{v}_i$  y la carga acumulada en C en el primer cuarto de cí-clo se mantiene constante.





Fig. 2.67 .- Rectificador de pico. (a) Circuito; (b) formas de ondas.

Si al rectificador de pico se le conectara una carga  $R_{L}$ , la forma de onda del voltaje de salida sería igual a la mostrada en la Fig. 2.62

En los receptores de AM este rectificador de pico es muy util<u>i</u> zado con el nombre de detector de pico.

#### CIRCUITOS ELJADORES DE NIVEL.

En la Fig. 2.080 se muestra un circuito fijador de nivel 6 circuito CLAMPER. Este circuito es parecido al del rectificador de pico con la única diferencia que la posición del diodo y del capacitor se ha intercambiado y su funcionamiento, por lo tanto es el mismo. Si -- el voltaje aplicado es  $\mathbf{v_i} = \mathbf{V_{im}} \mathbf{sen(wt)}$  y la caída de voltaje en  $\mathbf{R_i}$  es despreciable, el capacitor se carga al voltaje  $\mathbf{V_{im}}$ . El voltaje de salida en este caso es el voltaje a través del diodo,  $\mathbf{v_d} = \mathbf{v_o} = \mathbf{v_i} - \mathbf{V_{im}}$ . El voltaje de salida es de la misma forma que el voltaje aplicado pero bajado una magnitud igual al valor de pico de este voltaje, como - se muestra en la Fig. 2.68b.



Otra forma de Clamper es la mostrada en la Fig. $^{2.69a}$ . Asuma-mos que el voltaje aplicado es una onda cuadrada como la de la Fig.-

(b) formas de onda.





Fig. 2.69.- (a) Circuito Clamper; (b) voltaje aplicado; (c) voltaje de salida.

Cuando  $v_i$  es negativo, el diodo conduce y circula corriente en el sentido indicado, cargándose el capacitor al voltaje  $V_2$  con la polaridad mostrada en la Fig. 2.09a. Como el diodo es ideal, la caída de voltaje a través de él es cero. Para  $v_i$  positivo, el diodo está en reversa y el voltaje de salida  $v_0 = -v_d = V_1 + V_2$  se muestra en la Fig. 2.69c. Si  $V_1 \neq V_2$ , es importante notar que la componente de DC que pudiera contener la señal de entrada, no afecta en absoluto la operación del circuito Clamper.

Se pueden obtener diferentes niveles de elevación poniendo una batería en serie con el diodo. En la tabla IV se presentan varios - circuitos Clamper de este tipo con su correspondiente voltaje de salida si la señal de entrada fuera una onda triangular.



DOBLADOR DE VOLTAJE.

El circuito mostrado en la Fig.  $2.70\pi$  tiene la interesante y --- útil propiedad de convertir el voltaje de entrada en un voltaje directo de magnitud igual al valor de pico a pico del de entrada. Es decir, si el voltaje aplicado es  $v_i = v_{im} sen(wt)$ , el voltaje directo de salida es dos veces el valor de pico de la senoide.




Fig. 2.70. - Doblador de tensión. (a) Circuito; (b) formas de onda.

Como puede verse en la figura anterior, el doblador de tensión consiste en un circuito Clamper y un rectificador de pico conectado en serie. El funcionamiento del circuito puede explicarse de la si--guiente forma: si por el rectificador de pico formado por D2 y C2 --circula una corriente despreciable y el circuito Clamper opera en las condiciones descritas anteriormente , el capacitor C, se carga al valor de pico negativo de la señal de entrada y con la polaridad mostrada en la Fig. 2.70a, el voltaje a través del diodo  $D_1$  es - - -  $v_{dl} = v_i + v_{im}$ . La forma de onda de este voltaje se muestra en la Fig. 2.70b y constituye el voltaje de entrada al rectificador de pico; el capacitor C<sub>2</sub> se carga al voltaje de pico positivo de v<sub>dl</sub>. Este voltaje tiene el valor de la magnitud de pico a pico de la señal de entrada al Clamper y representa el voltaje de salida del doblador de ten-sión.

Como el doblador de tensión tiene un Clamper a su entrada, la salida es independiente de cualquier componente de DC que pudiera centener la señal de entrada, ésto lo hace adecuado para ser usado en los vóltemetros electrónicos. Estos vóltmetros son llamados registradores de pico a pico y tienen la escala calibrada en volts de pico a pico.

Por extensión del principio del doblador de tensión pueden desarro - llarse circuitos con diodos que actúan como triplicadores de voltaje, cuadruplicadores, etc. Tales circuitos son usados para obtener muy altos voltajes requeridos en muchos equipos eléctricos.

# CIRCUITOS RECTIFICADORES POLIFASICOS.

Para los circuitos de baja potencia puede resultar adecuada la alimentación desde la red monofásica (circuitos rectificadores monofásicos o bifásicos), si se consideran aceptables una baja frecuencia de rizo y un factor de rizo relativamente alto. Pero si se necesita alta potencia de salida, resulta preferible la alimentación a partir de una red trifásica (circuitos rectificadores trifásicos o hexafásicos), debido al menor factor de rizo y a una mayor eficiencia, aún cuando las pérdidas por conmutación sean mayores.

En la Fig. 2.71 se muestra el circuito trifásico de media onda, en el cual el ángulo de conducción de los diodos es de 120°.




Figura 2.71.- Rectificador, trifásico de media onda.

En este caso, la corriente promedio y eficaz en cada diodo es:

$$I_{D(AV)} = I_{L}/3$$
e  $I_{D(rms)} = (1/\sqrt{3})^{I} L(rms)$ 

El funcionamiento del circuito es el mismo que para el caso de los rectificadores monofásicos, conduce siempre el diodo que esté en la fase más positiva.

En la Fig. 2.72 se presenta el circuito hexafásico de media onda. Aquí, el ángulo de conducción de los diodos es de 60° y las corrientes a través de cada diodo:

Figura 2.72.- Rectificador hexafásico de media onda.

En el circuito trifásico de onda completa, el devanado secundario del transformador puede conectarse en estrella o en delta. En la figura 2.73 se muestra el circuito en estrella. Puesto que ambos montajes son idénticos en lo esencial, sus relaciones son iguales siempre que los voltajes en los secundarios sean idénticos: el voltaje entre - las fases del transformador conectado en delta debe ser /3 veces

la del secundario conectado en estrella. Las fórmulas para las corrientes medía y eficaz de cada diodo son idénticas a las del circu<u>í</u> to trifásico de media onda, es decir:

$$I_{D(AV)} = I_{L}/3$$
,  $I_{D(rms)} = (1/\sqrt{3}) I_{L(rms)}$ 




Figura 2.73.- Rectificador trifásico de onda completa.

En algunos casos, se dispone de transformadores que tienen dos secun darios trifásicos independientes, que al unirlos entre si mediante una bobina de compensación, se obtienen dos sistemas rectificadores trifásicos conectados en paralelo y mutuamente desfasados. La bobina de compensación actúa como divisor inductivo equilibrando las diferencias en los valores instantáneos de los voltajes de salida. - Este método puede aplicarse tanto en circuitos rectificadores de media onda como en los de onda completa.

La Fig. 2.74 representa el circuito trifásico de media onda en doble estrella. Un conjunto de voltajes trifásicos está desfasado 60° respecto del otro, para suministrar una salida hexafásica.




Figura 2.74.- Rectificador trifásico de media onda en doble estrella.

A pesar de lo anterior, el ángulo de conducción de los diodos se aproxima a 120°, debido a la presencia de la bobina de compensación. Las corrientes media y eficaz que circulan por cada diodo son, respectivamente:

$$I_{D(AV)} = I_{L}/6$$
,  $I_{D(rms)} = (1/2 \sqrt{3}) I_{L(rms)}$ 

En la Fig. 2.75 se muestra el circuito trifásico de onda completa en estrella - delta. El voltaje entre fases del secundario conectado en delta es  $\sqrt{3}$  veces el existente entre fases del secundario co - nectado en estrella.




Figura 2.75.- Rectificador trifásico de onda completa en estrella - delta.

Los dos conjuntos de voltajes trifásicos se hallan desfasados entre si 30°, para producir una salida de doce fases, con lo cual se obtie ne una tensión de salida casi exenta de rizo aún cuando el ángulo de conducción de los diodos se aproxima a los 120°. Las corrientes me dia y eficaz de cada diodo son:

$$I_{D(AY)} = I_{L}/6$$
,  $I_{D(rms)} = (1/2 \sqrt{3}) I_{L(rms)}$ 

## 2.5. EL DIODO ZENER.

En los diodos comunes, cuando se sobrepasa el voltaje de rompimiento en inversa, la corriente se incrementa considerablemente debido al efecto de avalancha. Como el voltaje de inversa aplicado es muy grande, los portadores minoritarios que constituyen la corriente de saturación adquieren altos niveles de energía cinética, y al chocar con los electrones de valencia que se encuentran en los enlaces, — les transfieren la energía suficiente para que se conviertan en electrones libres. Estos a su vez, pueden incrementar su energía y liberar otros electrones de valencia al chocar con ellos. Este proceso multiplicativo hace que la corriente aumente.

Otra forma de romper los enlaces, es incrementando la concentración de impurezas a ambos lados de la unión. Esto provoca un intenso - campo eléctrico interno, que al ser reforzado con pequeños voltajes de inversa aplicados, rompe los enlaces cercanos a la juntura. Este fenómeno es conocido como efecto Zener y ocurre a bajos niveles de voltaje.

A los dispositivos fabricados para que operen en su región inversa, se les llama diodos de avalancha o de rompimiento o regulador o más comúnmente, diodo Zener.

En la Fig. 2.76 se muestra la curva característica y el símbolo del diodo Zener. Nótese que su región de directa es igual a la de un - diodo común, pero en inversa su rompimiento es más abrupto y presenta una resistencia menor.




Figura 2.76. - Característica y símbolo del diodo Zener.

Posiblemente, la principal aplicación que tiene el diodo Zener es como regulador de voltaje, debido a su baja resistencia en inversa. En la Fig. 2.77 se presenta el modelo piezolineal que se utiliza en el análisis y diseño de circuitos.




Figura. 2.77. - Modelo piezolineal del Zener.

La Fig. 2.78 muestra el circuito típico de regulación. Como la característica real del Zener presenta un codo abrupto en su región de inversa, generalmente se considera una  $i_{\chi}(min)$  para garantizar que el diodo está encendido.




Fig. 2.78 Circuito regulador.

Como el Zener queda en paralelo con la carga, se dice del circuito que es del tipo regulador en paralelo. El Zener amortigua tanto las variaciones del voltaje de entrada como las de la corriente de salida, ambas dentro de ciertos límites para cada circuito en particular. Para mostrar la técnica de diseño, considérese el siguiente ejemplo:

# Ejemplo 2.7.-

Para el circuito de la Fig. 2.78, determine el valor de R que garantiza la función de regulación de dicho circuito. Suponga que es la etapa reguladora de un eliminador de baterías que alimenta una carga que consume entre 60 y 100 mA a 9V, y el voltaje a su entrada varía entre 14 y 16V.

Como se desea que el circuito regule el voltaje en la carga, el Zener deberá estar encendido siempre, es decir, no debe ni apagarse ni destruirse; en otras palabras, la corriente a través de él no debe nunca ser menor que la  $i_z(min)$  ni mayor que la  $i_z(max)$  permisible. Ambas son parámetros que dá el fabricante o pueden determinarse a partir de la característica.

En el primer caso, para que el diodo no se "apague", la condición - más crítica se dá cuando el voltaje de entrada es mínimo y la corriente de carga es máxima, es decir, del circuito:

$$i_t = i_Z(min) + i_L(max)$$
 (2.72)

y también: 
$$R(max) = \frac{E(min) - V_Z}{i_Z(min) + i_L(max)}$$
 (2.73)

en esta última expresión el valor de R es máximo, porque si se esc<u>o</u> ge un valor mayor que el calculado de esta forma, el diodo dejará de conducir.

Como el Zener está en paralelo con la carga,  $V_Z = 9V$  despreciando la  $^{r}Z$  y también como  $i_Z(min)$  generalmente es muy pequeña, cuando no está especificada se puede escoger entre el 1% y el 5% de la corriente máxima del Zener, de la ecuación (2.73) se tiene:

$$R(m\delta x) = \frac{(14 - 9)V}{\Omega \cdot 1A} = 50 \Omega \qquad (2.74)$$

Si se escoge como valor adecuado  $R=39\,\Omega$ , se puede calcular la corriente máxima del Zener bajo otra condición crítica:  $E(máx)=e-i_1(mín)$ ; del circuito:

$$E(max) = Ri_{t} + V_{z} = \{i_{z}(max) + i_{L}(min)\} \cdot R + V_{z}$$

$$\vdots i_{z}(max) = \frac{E(max) - V_{z}}{R} - i_{L}(min) \qquad (2.75)$$

$$= \frac{16 - 9}{39} - 0.06 = 0.12A$$

entonces se requiere de un diodo Zener que sea capaz de disipar una

potencia de:

$$P_Z = V_Z i_Z (max) = 9(.12) = 1.08W$$

En la expresión (2.75), puede observarse que si R disminuye  $i_z(max)$  aumenta, indicando que 39  $\Omega$  es un valor mínimo porque si se pudiera escoger un valor de  $P_Z=1.08$  W, si se disminuye R el diodo se daña. En resumen, las dos condiciones críticas determinan un rango de valo res para R:

$$\frac{E(\text{máx}) - V_Z}{i_Z(\text{máx}) + i_1(\text{mín})} \le R \le \frac{E(\text{mín}) - V_Z}{i_Z(\text{mín}) + i_1(\text{máx})}$$
(2.76)

el cual debe cumplirse para que el circuito trabaje como regulador.

Otras aplicaciones también importantes y bastante comunes, son las que se presentan en la Fig. 2.79. En el primer caso, se usan dos diodos Zener para obtener dos niveles de voltaje de referencia y en el otro, se utilizan como limitadores o reguladores de CA.




Figura 2.79.-(a) Voltajes de referencia y (b) limitador.


Para concluír, en la Fig. 2.80 se muestran los parámetros típicos que especifica el fabricante y la característica correspondiente. El diodo Zener 18961 de Fairchild, es un diodo de 500 mW, 20%.

#### Electrical Characteristics (25°C Ambient Temperature unless otherwise noted)

ADEC TYPE	ZENTR VOLTAGE HOMENAL (V <sub>Z</sub> )			MAXIMUM KNEE IMPEDANCE )(Z <sub>ZK</sub> @/ <sub>ZK</sub> )				MAXIMUM REGULATOR CURRENT (I <sub>ZM</sub> )	TEMPERATURE COEFFICIENT (T)'P)	
	,v	न्द्4 ⊕	Ω	Ω	mΑ	μА	ν	mA.	% C	
1N961	10	12.5	8.5 -	700	0.25	01	7.2	32	+ .072	

Figura 2.80. - Especificaciones del fabricante.

El valor de  ${\rm V_Z}$  es un valor típico promedio y en este caso puede variar el 20%. En el mercado se encuentran también con tolerancias - del 10% y 5% para las mismas especificaciones.  ${\rm Z_{ZT}}$  es la impedancia dinámica especificada a un cierto nivel de corriente típico de operación  ${\rm I_{ZT}}$ . La máxima impedancia del codo  ${\rm Z_{zk}}$  ocurre a la corriente  ${\rm I_{zk}}$ . La corriente de saturación en inversa  ${\rm I_R}$  se dá a un - cierto voltaje de prueba  ${\rm V_R}$  y la máxima corriente permisible a través de dispositivo es  ${\rm I_{zM}}$ . El coeficiente de temperatura indica el incremento en el voltaje  ${\rm V_Z}$  por cada grado de incremento en la -- temperatura.



## BAY 60 (1 N 4009)

# BAY 60 (1 N 4009)


### Miniature silicon planar logic diode


Silicon planar diode BAY 60 is designed for use as a high-speed switch in computers, as well as for general switching applications. Small reverse recovery times, low capacitance and limited spread in the characteristics, coupled with improved reliability are achieved through use of planar techniques. The diode is housed in a glass DO-7 case with axial leads; the cathode side is marked with a white colour ring. BAY 60 is similar to type 1 N 4009.


0.55° +3°+/ +3°+	
	$\odot$
\$1.5	D 2 L
*Clearance case - soldering o	-12'-3


ns

			<b>3</b> F 4
	Weintit appro-	c 0.2 g. Ormensions	en ner
Maximum ratings ( $T_{a-b} = 25 ^{\circ}C$ )	•		
Reverse voitage.	V.,	25	ΙV
Rectified current (tay < 10 ms)	t <sub>o</sub>	75	mA
Forward current	I,	115	mA
Peak current	ieu_	225	mA
Impulse current (t < 1 µs).	158	2	A
Junction temperature	$T_i$	200	.c
Ambient temperature	. T <sub>emb</sub>	-65+200	¹c
Total power dissipation ( $T_{a=b} = 25  ^{\circ}\text{C}$ )	Pior	250	mW
Thermal resistance	Rinjamb	≦ 0.7	i .cw
Static characteristics (Tamb = 25°C)		•	
Breakdown voltage (Ix = 5 µA)	$\nu$ ,	≥ 35	! V
Forward voltage (1, = 30 mA)	V r	≨ 1.0°	v
Reverse current (V <sub>e</sub> = 25 V)	1.	≤ 0.1*	JΙΑ
Reverse current ( $V_B = 25 \text{ V}$ ; $T_{a=b} = 150 \text{ °C}$ )	I'm	≤ 100	μA
Dynamic characteristics (Tama = 25 °C)			
Capacitance (V, = 0 V)	Co	1 ≤ 4	l of
Reverse recovery time	-		
$(I_e = I_m = 10 \text{ mA})$ ; recovery to 1 mA)	٠.,	.   ≤ 4	กร
Reverse recovery time	**		
		1	l









ü25

\* AQL = 0.65%

 $(I_{\rm E} = 10 \, \text{mA}; V_{\rm B} = 6 \, \text{V}; R_{\rm L} = 100 \, \Omega)$ 

### Silicon Z-diodes


Silicon Z-diodes type 8ZY 83 and 8ZY 85 are available with 5% tolerance (C) and 10% tolerance (D), they are provided with a metal case and may be operated in free air as well as mounted on a chassis by means of a cooling fin (heat sink). They are suitable for stabilizing and limiting voltages as well as for generating reference voltages at low power requirements. The cathode lead is marked by a red dot and is to have positive voltage when using the diode as a stabilizer.



BZY 85/C, 85/D

-; 3**3** 





Weight approxitig - Dimensions in mm

\*clearance case-soldering point +3 Weight approx.0.2 g. Dimensions in mm

Maximum ratings		BCY 83	BCY 85	1
Forward current	ī. –	200	200')	mA
Peak current	£	300	300	mΑ
Power dissipation at P	-	1	1	1
T = 25 °C	Prot	250	-	mW
Power dissipation at P.J.;			-	
T <sub>amb</sub> = 45°C	Prot	300	250	mW
Zener current	lz u	Pas/Vz	Prot/Vz	mA
Junction temperature	7	150	150	l ·c
Ambient temperature	T	-55+125	-55+125	l ·c

·			,	
Thermal resistance		•		
Between junction and static ambient air	Rithsomb	< 500 < 250	< 400	-c/w
When mounted on a chassis of	Athless	< 250	-	,c\M
sheet aluminium 12 cm² in area. with cooling fin (heat sink)	R <sub>thL</sub>	< 350	-	·c/w

#### Static characteristics (T<sub>emb</sub> = 25 °C)

Forward voltage (I<sub>e</sub> = 100 mA) V<sub>e</sub> | 0.8 (< 1.0) | 0.9 (< 1.0) | V\* Zener voltage<sup>2</sup>) see table

### BZY 83/C, BZY 83/D

Line of types: BZY 83

Type	ν,		l = 5 mA		1.V. 1V	ν αι <i>ί</i> - 1 μΑ
	(V)	V <sub>4</sub> = range* (V)	(p)	(2)	(An)	(V)
BZY 83/C 4V7	4.7	4.45.0	66 < 90	66	< 500	> 1
BZY 83/C 5V1	5.1	4.85.4	48 < 75	48 -	< 500	> 1
BZY 83/C 5V6	5.6	5.26.0	20 < 60	20	< 500	> 1
BZY 83/C 6V2	6.2	5.B6.5	8 < 40	- 11	< 500	>1
BZY 83/C 6V8	6.8	6.47.2	3.5 < 8	9	< 100	> 1.5
BZY 83/C 7V5	7.5	7.07.9	3.5 < 6	10	< 100	> 1.5
BZY 83/C 8V2	8.2	7.7e.7	4<7	14	< 100	> 3
BZY 83/C 9V1	9.1	8.59.6	5.5 < 10	18	< 100	> 3
82Y 83/C 10	10	9.410.6	7 < .15	24	< 100	> 4.5
8ZY 83/C 11	11	10.4.,11.6	9.5 < 20	31	< 100	> 4.5
8ZY 83/C 12	12	11.4., 12.8	12 < 30	39	< 100	. > 6.5
BZY 83/C 13V5	13.5	12.614	17 < 30	54	< 100	> 6.5
BZY 83/C 15	15	13815.5	24 < 55	70	< 100	> 9.5
BZY 83/C 16V5	16.5	15.317	34 < 75	92	< 100	> 9.5
BZY 83/C 18	18	16.619	47 < 110	120	< 100	> 9.5
BZY 83/C 20	20	18.B21	70 < 150	160	< 100	> 9.5
BZY 83/C 22	22	20.823	95 < 170	205	< 100	> 11.5
BZY 83/C 24V5	24.5	22.825.6	120 < 200	250	< 100	> 11.5
BZY 83/D 11)	0.7	0.620.78	8		i .	>1
BZY 83/D 4V7	4.7	4.15.2	66 < 90	66	< 500	> 1
BZY 83/D 5V6	5.6	5.06.3	20 < 75	20	< 500	> 1
BZY 83/D 6V8	6.8	6.0.,.7,5	3.5 < 15	9	< 100	> 1.5
BZY 83/D 8V2	8.2	7.3.,.9.2	4 < 10.	14	J < 100	> 3
BZY 83/D 10	10	8.811.0	7 < 15	24	< 100	> 4.5
BZY 83/D 12	12	10.713.4	12 < 30	39	< 100	> 6.5
BZY 83/D 15	15	1316.5	24 < 55	70	< 100	> 9.5
8ZY 83/D 18	18	1620	47 < 100	120	< 100	> 9.5
BZY 83/D 22	22	19.624.4	95 < 200	205	< 100	-

<sup>1)</sup> this 50 ms.

3) Microstred with current provisis in 1 s.

<sup>\*</sup> AOL = 0.65%

<sup>1)</sup> BZY 83/D1 is operated in the forward direction and has narrow tolerances. The cathode, marks red dot, is to be connected to the negative pole of the voltage source


<sup>\*</sup> AQL = 0.85%

General Electric now offers 160 ampere silicon rectifier diodes of the EIA Types 1N3260-through 1N3273.

#### **OUTLINE DRAWING**

This product features:

- · Choice of stud anode or stud cathode types
- . Thermal fatigue resistant
- · Low reverse current
- · Great uniformity of product
- High surge current capabilities




RATINGS AND SPECIFICATIONS:(1)


	193268	1#3261	1N3262	183263	1N3264	1N3265	1N3Z66	183267	1N3266	1M3269	1K3270	183271	<b>LM3272</b>	1N3273
Maximum Allowable Repeti- tive Peak Reverse Voltage.			•											
Vanitrep:	30°	100	150	200	250	300	350	400	500	600	700	800	900	1000
Maximum Allowable DC														•
Blocking Voltage, V.	40	80	120	160	200	240	280	320	400	480	560	0.70	720	800
"Maximum Allistable Average	•													
Forward Carrent, LoaVi (a)	ngle													
phase, 125°C rase												•		
temperature:							160 as	mperés						
Maximum Allewatte Peak														
One-Cycle Surge Corrent.								•						
To rearger of core estates	•													
phase hassums to references			<del></del>				2000 a	mperes						
Minimum It Batter						_			-		٠.	_		
fittor ere percurs ele					- B,250	ampei	tes, sec	onda (s	ee Chi	irt i)				
"Maximum Peak Forward	-						,	-						
Voltage Drap, Var. 4-# 190														
amps DC, Tr=155 C/							- 1.6	volts -						
Maximum Full Load Reverse														- ,
Current, Is a fail-crole												٠		
average, 125°C case tem-														
perature, single phase							iz milli	ampere	,	-;		-		
Maximum Thermal Resist-							A 21C	/watt						
nnee, R., (punction to case)	-						66.CV	o +175						
Storage Temperature, Tog-						_	65.0	o +110			-			
Operating Temperature, To	-							ds (375						
Stud Torque - Maximum	-					sts incl	p-bonne	ds (320	her-en	<u> </u>	•			
Mgringta	_					e i a i uc:	и-Боли	as (320	F-4:10	,				

- MOTES: Node's fixed are stud cathode (forward polarity) types. Order 1N32...R for stud anode (reverse polarity) types. Facings and specifications are for frequencies from 50 up to 400 cycles/second, except where noted differently.
  - Rating assumes a rectifier diode heat sink dissipation of 2.0 C/watt, or less.
    Rating assumes a rectifier diode heat sink dissipation of 1.0 C/watt, or less.


  - "Use of a silicone grease (G-E #G623) between the rectifier base and heat sink is recommended.




1. MAXIMUM FORWARD CHAPACTERISTICS




3. MAXIMUM CASE TEMPERATURE VS. AVERAGE FORWARD CURRENT




S. MAXIMUM SURGE CURRENT FOLLOWING RATED LOAD CONDITIONS (T) = -SS\*C TO +190\*C)



. 3. AVERAGE FORWARD POWER DISSIPATION VS. AVERAGE FORWARD CURRENT (1) = +190°C)



4. TRANSIENT THERMAL RESISTANCE - . JUNCTION TO CASE



6. SUSCYCLE SURGE FORWARD CURRENT FOLLOWING RATED LOAD CONDITIONS (fr. = -55°C TO +190°C)

233

PULSE TIME-WILLISECONS

# DISPOSITIVOS Y CIRCUITOS ELECTRONICOS

FUNCIONAMIENTO DEL TBJ

M. EN C. ANASTASIO MONTIEL MAYORGA

SEPTIEMBRE, 1984.

#### 2.0 FUNCIONAMIENTO DEL TBJ.-

El transistor bipolar de juntura llamado comunmente "TRANSISTOR", consiste en dos uniones PN tal y como se muestra en la figura 2.1. Dependiendo del arreglo que se haga, el transistor es del tipo NPN ó PNP.




Figure 2.1 .- TRANSISTOR: a) HPN; b) PNP.

Para explicar brevenente el funcionamiento del transistor consideraremos el tipo NFW.

La concentración de impurezas es mayor en la región N de la izquierda que en la región P (ver figura 2.1a). Si la juntura NP se polariza en directa, la región N inyecta (o "emite") portadores en el material tipo P, donde se convierten en portadores minoritarios. Esto se ilustra en la figura 2.2a.

Una juntura PN también puede recolectar portadores minoritarios que se aproximen a la vecindad de las regiones P y N. Los portadores minoritarios que llegan a la vecindad de la juntura PN, logran pasar del material tipo P al N debido al campo eléctrico ahi presente.




Figura 2.2.- a) Cuando una de las junturas es polarizada en directa, la región N puede inyectar electrones en la región P; b) polarizada en inversa, la región N puede recolectar electrones.

La figura 2.2b ilustra una situación en la cual los electrones minoritarios que de alguna forma han sido introducidos en la región P, logran pasar a la región N. No todos los portadores minoritarios que son introducidos en la región P son recolectados, algunos se recombinan con los huecos que son mayoritarios en dicho material. Si la juntura se polariza en directa, la corriente normal fluye y se agrega a cualquier corriente de portadores minoritarios recolectada.

En resumen, un transistor está formado por dos uniones, una que inyecta portudores y otra que los recolecta. La región N fuertemente contaminada es llamada EMISOR, la otra región N es llamada COLECTOR y la región P es llamada la BASE.

El hecho de tener dos uniones, nos permite tener cuatro diferentes formas de polarizar el transistor:

1.- Ambas uniones polarizadas en inversa:




El resultado es obvio, casi no existe conducción de corriente ya que se tiene el equivalente a dos diodos polarizados en inversa.

2.- Una unión polarizada en directa y la otra en inversa:

Sea por ejemplo, el diodo Rase-Emisor en directa y el
Base-Colector en inversa.

$$v_{RE} > 0; \quad v_{RC} < 0$$

La unión FN polarizada en directa permite el paso de electrones de N a P y de huecos de P a N, o sea, permite el paso de corriente. En un diodo normal, casi todos los huecos que entran a N se recombinan con el exceso de electrones que son portadores mayoritarios en N; lo mismo sucede con los electrones que pasan de N a P. En este caso, la corriente equivale a los portadores necesarios para suplir a aquellos que se pierden por recombinación. En el transistor, sucede que la base es tan delgada que los electrones que son invectados desde el emisor, llegan a la unión Base-Colector antes de haberse recombinado todos. En la unión B-C, el campo eléctrico tiene la dirección que permite el libre paso de los electrones al colector. Los electrones que se recombinan en la base, causan que i<sub>B</sub> exista para suplir los huecos que se emplean en la recombinación. Esto se muestra en la figura 2.3.



Se puede apreciar que:

a) La corriente de emisor  $\mathbf{1}_{\mathrm{E}}$  está formada por los electrones inyectados.

No toda la corriente inyectada pasa de E a C; la corriente i<sub>C</sub> consiste de dos términos, el término predominante representa el porcentaje de electrones inyectados que logran llegar hasta el colector. Este porcentaje depende casi exclusivamente de la construcción del transistor y puede ser considerado constante para un transistor en particular. La constante de proporcionalidad es definida como  $\propto$  y se le llama eficiencia de emisor. El segundo término representa la corriente debida a los portadores minoritarios de la base que pasan al colector ya que el diodo Base-Colector está polarizado en inversa. Entonces, tenemos:

como  $I_{CBO}$  es una corriente muy pequeña (corriente de saturación), será despreciada en lo subsecuente, luego:

$$\frac{1_{C}}{1_{E}} * \varnothing$$
 (2.1)

en donde  $\infty < 1$ .

Por otro lado, la ley de Kirchhoff dice que:

$$i_E * i_C + i_B \tag{2.2}$$

у сощо

se tiene que:

$$\frac{\mathbf{i}_{C}}{\mathbf{c}} = \mathbf{i}_{C} + \mathbf{i}_{B}$$

$$\mathbf{i}_{B} = \frac{1 - \mathbf{c}}{\mathbf{c}} \mathbf{i}_{C}.$$
(2.3)

$$\Rightarrow i_{C} = \frac{\alpha}{1 - O^{-1}B} = \beta i_{B} \qquad (2.4)$$

siendo  $\beta$  =  $\frac{\alpha}{1-\alpha}$  = ganancia de corriente de base.

b) La corriente inyectada depende de la polarización de la unión Base-Emisor, que está polarizada en directa.

Si el colector no existiera se tendría que:

$$\mathbf{i}_{E} = \mathbf{I}_{e}^{\mathbf{v}_{BE}/\mathbf{v}_{T}} = \mathbf{i}_{B} \tag{2.5}$$

es decir, se tendría un diodo PN común y corriente.

El hecho de que el colector exista, polarizado en inversa con la base, hace que

$$i_{\rm E} = (\beta + 1)i_{\rm B}$$
 (2.6)


o sea, de las ecuaciones anteriores es obvio que  $\mathbf{i}_E \neq \mathbf{i}_B$ , teniéndose en el transistor:

$$i_B = \frac{I_8}{\sqrt{5+1}} v_{3E}/V_T$$
 (2.7)

que es la ecuación fundamental del diodo Base-Emisor.

c) El hecho de que la unión Base-Colector esté polarizada en inversa significa que la corriente  $i_C$  y por tanto  $i_B$  también, sean casi independientes del voltaje  $V_{BC}$ .

De los tres puntos anteriores se deduce que se tienen las siguientes curvas características del transistor, para  $V_{\rm BE}>0$  y  $V_{\rm RC}<0$ :



En general, los TBJ tienen los siguientes valores típicos de  $\omega$  y /5 :

3.- El contrario de 2, o sea, Base-Colector polarizado en directa y Base-Emisor en inversa.

Debe de ser obvio que el resultado es análogo al de 2. En realizad lo es, sólo que como el TBJ no es simétrico en su construcción (el emisor está fuertemente contaminado, la base es muy delgada y la región del colector es la mayor), los parámetros en este caso no tienen el mismo valor que en su enálogo. En esta circunstancia, tenemos:

$$i_E = \mathcal{O}_R^i_C$$

$$e; \quad i_C = I_{SR}^i e^{V_{BC}/V_T}$$

en donde:

también: 
$$\beta_R = \frac{\alpha_R}{1 - \alpha_R}$$

Valores tipicos:

4.- Ambas uniones polarizadas en directa. En este caso, se superponen 2 y 3, o sea que se siguen teniendo diodos en directa y el efecto de la base delgada, es decir, "colección" de portadores minoritarios en la base.

Para este caso: 
$$i_{C} = \alpha C I_{S} e^{V_{BE}/V_{T}} - I_{SR} e^{V_{BC}/V_{T}}$$

$$i_{E} = I_{S} e^{V_{BE}/V_{T}} - \alpha C_{R} I_{SR} e^{V_{BC}/V_{T}}$$

$$i_{E} = i_{E} - i_{C}$$

El resultado es que ahora la corriente depende de dos voltajes ( $v_{BC}$  y  $v_{BE}$ ), mientras que antes dependia solo de uno. Ahora ya no se puede hablar de  $\beta$ , no existe ganancia de corriente en este caso. El resultado práctico es una recta  $v_{CE}$  va  $i_C$  que depende más de resistencias internas de los diodos B-C y B-E que de otra cosa.

Así, podemos hablar de las características de un transistor bipolar de juntura:

| Per | P




Figura 2.5 .- Curvas Características.

# 2.1. Modelos del TBJ.-

Ahora se presenta el problema: ¿Cómo podemos hacer cálculos

de circuitos en los que intervienen TBJ's?

Es obvio que conociendo sus ecuaciones, estos cálculos se pueden efectuar fácilmente (si se tiene una computadora!). Así que buscarenos modelos más simplistas.

### Modelo de Ebers-Moll.-

Ebers y Moll dedujeron un modelo basados en el funcionamiento básico del TBJ. Su razonamiento para éste fue así: Un TZJ es en realidad un par de diodos conectados "espalda con espalda", con la única particularidad de que la base es muy corta, lo que permite el paso de gran cantidad de portadores entre uno y otro diodo aún cuando uno de ellos esté polarizado en inversa. El efecto de dos diodos se puede modelar precisamente con dos diodos, mientras que el efecto de la base corta se puede simular con fuentes de corriente dependientes, como se aprecia en la figura 2.6 para un transistor NFN.




Figura 2.6 .- Modelo de Ebers-Moll

Del modelo:  

$$i_{C} = \omega_{1}i_{1}-i_{2} = \omega_{1}I_{S}e^{\Psi_{BE}/\Psi_{T}} - I_{SR}e^{\Psi_{BC}/\Psi_{T}}$$

$$i_{E} = i_{1}-\omega_{R}i_{2} = I_{S}e^{\Psi_{BE}/\Psi_{T}} - \omega_{R}I_{SR}e^{\Psi_{BC}/\Psi_{T}}$$

i<sub>B</sub> = i<sub>E</sub> - i<sub>C</sub>

Como puede observarse, este modelo incluye todos los casos vistos en la sección 2.0:

51: 
$$v_{BE} > 0$$
 y  $v_{BC} < 0$ 


$$i_{C} = \mathcal{L}_{1}I_{S}e^{v_{BE}/V_{T}} = \mathcal{L}_{1}I_{E} \quad (active directo)$$

Si: 
$$v_{BC} > 0$$
 y  $v_{BE} < 0$ 

$$i_{E} : \mathcal{L}_{R} I_{SR} e^{V_{BC}/V_{T}} = \mathcal{L}_{R} i_{C} \quad (active inverse)$$
Si:  $v_{BE}$  y  $v_{BC} < 0$ 


$$i_{C} = i_{E} : 0 \quad (corte)$$

En general, se explea el TBJ en el caso activo directo y a veces en corte y saturación. Casi nunca en activo inverso. En otras palabras, para un transistor NFN:  $v_{\rm BE} > 0$  y  $v_{\rm BC} < 0$ . En este caso, el modelo de Ebers-Moll se reduce a:



#### Modelo simplificado .-

El modelo anterior ya está simplificado y sirve únicamente para los casos de corte y activo directo. El mismo modelo se puede redibular como sigue:



El resultado que se obtiene aplicando cualquiera de ellos es idéntico, sólo que en este último se emplea directamente  $\beta$ , mientras que en los otros dos se emplea  $\omega_1$ .

Este último modelo es el que emplearemos en todos nuestros cálculos de ahora en adelante.

### 2.2 Simbologia.-

En la figura 2.7 se muestran los simbolos que representan al Transistor Bipolar de Juntura tipo NEN y PNF.




Figura 2.7.- Transistor: a) EFN; b) FNP

### Debe hacerae notar que:

- a) i<sub>E</sub> lleva la dirección de la flecha en el emisor.
- b) i<sub>C</sub> e i<sub>B</sub> llevan la dirección adecuada para que se cumpla que i<sub>E</sub> = i<sub>B</sub> + i<sub>C</sub>.
- c) Los voltajes se niden de la primera letra a la segunda. For ejemplo, v<sub>BE</sub> es el voltaje de la base con respecto al emisor, o de otra menera:

$$v_{BE} = v_B - v_E$$


en donde  $v_B^{}$  y  $v_E^{}$  están medidos con respecto a tierra. Resulta obvio que:


- d) Los signos de voltaje en un PNP son opuestos a los de un NPN.
- e) Entre las terminales del transistor se cumple que:

$$v_{CE} = v_{CB} + v_{BE}$$
 (2.8)

### 2.3 Curvas características.

A continuación se muestran las curvas características de un transistor, en las diferentes configuraciones básicas que se pueden tener.





(Jŧ

# DISPOSITIVOS Y CIRCUITOS ELECTRONICOS

TIRISTORES.

SEPTIEMBRE, 1984.

# TIRISTORES

- 4.1 Rectificador Controlado de Silicio (SCR)
- 4.1.1 Principios de operación:

El rectificador controlado de silicio es un dispositivo semiconductor formado por cuatro capas, dos de ellas tipo N y dos tipo P, colocadas alternadamente. Posee tres terminales externas denominadas "ánodo", "cátodo" y "compuerta". En la Fig. 4.1.a se muestra el símbolo del dispositivo y en la 4.5 la estructura física del mismo.




Figura 4.1 Simbolo y estructura del SCR.

Este dispositivo se parece al diodo rectificador en que requiere una polaridad adecuada para conducir; es decir: VAK positivo. Además de esta condición, se requiere - aplicar una señal a la compuerta del dispositivo a fin de que éste entre en conducción; si no se aplica la se-ñal de compuerta, el SCR permanecerá apagado aún cuando VAK sea positivo.

Por otro lado, si  $V_{\mbox{AK}}$  es negativo, el dispositivo estará apagado aunque se le proporcione una señal a la compuerta.

Para comprender la operación del dispositivo, es necesario recurrir al diagrama de la estructura física. Pode mos dividir imaginariamente las dos capas centrales del SCR ( $n_1$  y  $p_2$ ) tal como se muestra en la Fig. 4.2.a. A continuación separamos la estructura en dos partes, cada una de llas formada por tres capas (Fig. 4.2.b). Cada parte corresponde entonces a la estructura de un - transistor de modo que podemos plantear el modelo equivalente de la Fig. 4.2.c.




Figura 4.2.- Obtención del modelo de dos transistores.

Para los transistores del modelo se tiene que la corriente de base de uno es la corriente de colector del otro.

 Supóngase ahora que ambos transistores están debidamente polarizados (V<sub>AK</sub> positivo) pero apagados. Si se injecta una corriente en la compuerta, ésta fluye hacia la pere de  $Q_2$ , generando en éste una corriente de colector la cual, a su vez, es la corriente de base de  $Q_1$ . Apare ce entonces una corriente de colector en  $Q_1$  que se su ma a la inyectada por la compuerta.

El proceso continúa de este modo hasta que los transistores están completamente saturados. Cuando esto ocurre, el funcionamiento del SCR se hace independiente de la señal en la compuerta; es decir; ésta sirve únicamente para encenderlo.

En términos de corrientes se tiene lo siguiente:

$$I_A = I_{c1} + I_{c2} + I_{c0}$$
 (4.1)

donde  $I_{co}$  es la corriente de fuga en la unión común  $n_1$  -  $P_2$ .

$$i_{A} = a_{1} i_{e1} + a_{2} i_{e2} + I_{co}$$
 (4.2)

pero, como puede apreciarse del circuito:

$$t_{e1} = t_{e2} = t_A$$
 (4.3)

por lo tanto:

$$i_A = (\alpha_1 + \alpha_2)i_A + I_{co}$$
 (4.4)

de donde se obtiene:

$$i_A = \frac{1co}{1 - (\alpha_1 + \alpha_2)}$$
 (4.5)

Si  $(\alpha_1+\alpha_2)$  << 1 entonces i<sub>A</sub> será pequeña porque  $I_{co}$  también lo es; esta condición corresponde al apagado del dispositivo.

Si  $(a_1+a_2)$  se aproximan a la unidad, entonces  $i_A$  crecerá y estará limitada Unicamente por la impedancia de carga

del SCR; esta condición corresponde al encendido del -SCR.

En la Fig. 4.3 se muestra la característica voltaja-co rriente del SCR.




Figura 4.3.- Característica voltajecorriente del SCR.

Debe notarse que existen cuatro formas de hacer que  $(\alpha_1 + \alpha_2)$  se aproxime a la unidad; éstas son:

- a) Voltaje.- Si V<sub>AK</sub> excede determinado límite existirá un efecto de avalancha que encenderá al SCR;
   este efecto límita el voltaje en directa que el SCR es capaz de bloquear.
- Razón de cambio de voltaje: La región vacía de la unión n<sub>1</sub>-P<sub>2</sub> presenta las características de un ca-

しひょー .

pacit Si VAK varia muy abruptamente entonces fluiră una corriente en la unión y encenderá al SCR. Este efecto se conoce como: "dv/dt".

- .c) Temperatura: A altas temperaturas Ico aumenta, esto ocasiona un aumento en las corrientes de colector tal que  $\{\alpha_1 + \alpha_2\}$  se aproximan a la unidad.
  - d) Inyección de corriente de compuerta: Este es el método normal de encendido; se ha descrito en los párrafos anteriores.

Una vez encendido, la única forma de lograr que un SCR recobre su condición de bloqueo, es disminuyendo la corriente a través de él a un valor inferior a la corriente de mantenimiento durante un tiempo superior al tiempo de apagado del dispositivo.

4.1.2 Características y hojas de datos del SCR.

Para poder utilizar un SCR adecuadamente, es necesario conocer el significado de los parámetros que lo caracterizan. Estos parámetros, con sus valores correspondientes, están incluidos en las hojas de datos del dispositivo proporcionada por el fabricante.

En el apéndice del capítulo se incluye una hoja de datos típica; la discusión siguiente hará referencia a dicha hoja. Antes de proceder a la explicación, es conveniente aclarar el significado de algunos términos.

- "ON STATE" Este término se refiere a las características que exhibe el SCR cuando está polarizado en directa y está encendido.
- "OFF STATE" Se refiere a las características exhibidas por el SCR cuando está polarizado directamente, pero está apagado.

"REVERSE" Se refiere a las características del SCR cuando está inversamente polarizado.

Especificación de voltajes aplicados al SCR:

Los valores de voltaje incluidos están dados para las peores condiciones de operación; en general, estos términos son autoexplicativos debiéndose unicamente notar la diferencia entre valores repetitivos y no repetitivos.

En este inciso se incluyen los siguientes parámetros:

V<sub>DRM</sub>: Voltaje máximo repetitivo entre ánodo y cátodo en estado de corte.

V<sub>pom</sub>: Voltaje máximo repetitivo entre cátodo y ánodo.

V<sub>RSM</sub>: Voltaje máximo no repetitivo entre cátodo y ánodo.

Debe notarse que si se excede el límite "V<sub>DRM</sub>" el SCR entrará en conducción; si el circuito externo limita la corriente resultante a los límites especificados, el tiristor no se dañará. Este es un método de disparo de tiristores que se utiliza en algunas aplicaciones especiales.

Por otro lado, una corriente de inversa grande que resulte de exceder los límites de voltaje correspondientes, invariablemente destruye el dispositivo.

Especificación de corrientes de anodo:

En este punto se incluye lo siguiente:

I<sub>T</sub> (RMS): Corriente "R.M.S." máxima a través del di<u>s</u> positivo en conducción.

I<sub>TSM</sub>: Corriente máxima no repetitiva a través del dispositivo en conducción.

I DRM: Corriente máxima repetitiva a través del dispositivo polarizado directamente y apagado.

I<sub>RRM</sub>: Corriente máxima repetitiva a través del dispositivo polarizado inversamente.

 $I_{\text{T(AV)}}\colon$  Corriente promedia a través del dispositivo en conducción.

Los valores máximos de  $I_{T(AV)}$  están dados en las gráficas 1 y 2 de la hoja de datos, en función del ángulo de conducción en configuraciones rectificadoras de media onda y onda completa.

En las gráficas se aprecia que  $I_{T(Av)}$  máxima es directamente proporcional a el ángulo de conducción. Esto es debido a que, con un valor de  $I_{T(AV)}$  dado, para ángulos de conductión menores se generan corrientes instantáneas mayores, las cuales, bajo ninguna circunstancia, deben producir un calentamiento que exceda el límite térmico del dispositivo.

Es por esta razón que el eje vertical de las figuras 1 y 2 corresponde a la temperatura máxima permitida en la cápsula del SCR. Las figuras mencionadas corresponden a dos variedades de cápsulas; para las restantes en las cuales esta disponible el dispositivo, aplican las gráficas 5 y 6.

Las gráficas 5 y 6 están tomadas para el peor caso de tem peratura interna del SCR; entonces, para un ángulo de con ducción dado, estas gráficas indican cuál es la corriente promedio máxima y la disipación de potencia en el dispositivo.

Especificación de las condiciones de disparo.

En este punto se incluyen:

 $\mathbf{I}_{\mathsf{GM}}$ : . Corriente de compuerta máxima

V<sub>GM</sub>: Voltaje compuerta-cátodo máximo

V<sub>GM</sub>: Voltaje cátodo-compuerta máximo

 $P_{G(AV)}$ : Disipación de potencia promedio en la compuerta.

P<sub>GM</sub>: Disipación de potencia máxima en la compuerta

I<sub>GT</sub>: Corriente continua de compuerta necesaria para disparar al SCR.

V<sub>GT</sub>: Voltaje continuo de compuerta necesario para disparar al SCR

V<sub>GD</sub>: Voltaje contfnuo de compuerta que no disparará al SCR.

Estos parámetros están relacionados por las gráficas 7 y 8 de las hojas de datos. En el extremo inferior izquierdo de ellas se ve un área sombreada, la cual se muestra ampliada a la derecha.

Los limites de esta área son los valores de voltaje y corriente necesarios para disparar cualquier SCR del tipo especificado bajo las peores condiciones por un lado; y por el otro los valores que no dispararán a ningún SCR bajo las peores condiciones.

El segundo límite es necesario, ya que, tan importante como asegurar que el dispositivo disparará en el momento adecuado, es asegurar que no se disparará cuando no se desea.

El área recomendada para disparo del SCR queda entonces a la drecha del área sombreada, dentro de los limites indicados.

Si el dispositivo se dispara con la aplicación de un voltaje constante, basta con colocarse en la frontera entre las áreas mencionadas; sin embargo, si a la compuerta se aplica un pulso, es necesario proporcionar valores de voltaje y corriente mayores, en forma inversamente proporcional a la duración del pulso,

Las gráficas 9 y 10 relacionan la anchura del pulso con la corriente y el voltaje respectivamente. Los valores que estas gráficas indican, si bien marcados como máximos, pueden excederse a fin de llevar el dispositivo a su estado de conducción más rápidamente; el límite que no debe excederse es el de disipación de potencia.

# Otras especificaciones:

I<sub>H</sub>: Corriente de mantenimiento; es la corriente mínima que debe fluir a través del SCR para que éste permanezca en conducción. Corriente de amarre ("latching"); es la corriente minima inicial que debe fluir a través del SCR antes de que desaparezca la señal en la compuerta, a fin de que el dispositivo no recobre su estado de bloqueo.

Voltaje máximo de encendido: es el voltaje máx<u>i</u>
mo que aparece entre ánodo y cátodo cuando el
SCR está conduciendo.

didt:
Razón de crecimiento máximo de la corriente de ánodo: es la velocidad máxima de variación de la corriente a través del SCR cuando este se en ciende; a fin de no causar su destrucción.

dv dt:

Razón de crecimiento máximo del voltaje ánodocátodo: si el voltaje entre terminales crece más a
rápidamente de lo permitido, el SCR puede entrar
en conducción aún sin señal aplicada en la com-puerta.

Resistencia térmica entre juntura (interior del dispositivo) y medio ambiente en régimen permanente.

 $R_{\mbox{\scriptsize 0jc}}$ : Resistencia térmica entre juntura y cápsula en régimen permanente.

T<sub>j</sub>: Temperatura máxima permisible en la juntura.

Aún cuando no está incluido en la hoja de datos adjunta, un parámetro de suma importancia en algunas aplicaciones es el tiempo de apagado del dispositivo "toff". Este tiem po es el lapso mínimo durante el cual debe anularse la corriente a través del SCR a fin de que este recobre por com pleto su estado de bloqueo. Si este tiempo no se cumple, el SCR se regenerará al estado de conducción.

## 4.1.3.- E1 TRIAC

El TRIAC es otro miembro de la familia de los tiristores, por su funcionamiento es un interruptor controlado bidi-reccional, es decir: puede conducir corriente en ambos sentidos. Su símbolo se muestra en la Fig. 4.4.




Figura 4.4 Simbolo del TRIAC

A semejanza del SCR, entra en conducción cuando se le aplica una señal en la compuerta, y recobra su estado de bloqueo cuando la corriente a través de él se anula. En la Fig. 4.5 se muestra la curva característica del TRIAC.




figura 4.5 Curva característica del TRIAC.

Para el TRIAC aplican las mismas características y parámetros que para el SCR, exceptuando las que hacen refe-rencia a polaridades inversas.

4.2. Métodos de disparo del SCR.

El término "disparo del SCR" se refiere a la aplicación de una excitación a la compuerta, tal que lleve al dispositivo a su estado de conducción.

Existen dos formas básicas de excitar la compuerta, éstas són:

- a) Disparo por aplicación de un voltaje contínuo
- b) Disparo por aplicación de un pulso.

Con el método de aplicación de un voltaje contínuo, se ma<u>n</u> tiene la excitación en la compuerta durante todo el lapso en el cual el SCR debe estar encendido.

Con el método de disparo por pulso, la excitación en la compuerta se mantiene hasta que la corriente a través del SCR es superior a la corriente de amarre (latching current).

A continuación se describen ambos métodos.

4.2.1. Métodos de disparo por aplicación de voltaje cont<u>í</u> nuo.

En la Fig. 4.6 se muestra el circuito básico para este tipo de disparo. La función de este circuito es proporcionar si multáneamente la corriente y el voltaje necesarios en la compuerta para encender el SCR.




Figura 4.6 Método de disparo por aplicación de voltaje contínuo.

Las magnitudes de corriente y voltaje necesarios dependen del dispositivo en particular que se trate de encender. Evidentemente, habrá combinaciones de valores que no encenderán el SCR; la información referente a los valores aceptables está contenida en una gráfica de  $v_{\rm GK}$  versus  $v_{\rm GK}$ 

En la figura 4.7 se muestra una implementación de este tipo de disparo.




Figura 4.7 Implementación del disparo por voltaje continuo.

Cuando el interruptor " $s_1$ " está abierto,  $v_{GK}$  = 0; al cerrarse el interruptor aparece un voltaje en la compuerta que dispara al SCR. Una vez en conducción, la única forma de apagarlo es abriendo el interruptor " $s_2$ ".

En general, disparar un SCR con este método es muy simple; con referencia a las gráficas 7 y 8 de la hoja de datos, cualquier combinación de  $\mathbf{Y}_{G}$  e  $\mathbf{I}_{G}$  dentro del área recomendada sirva para nuestros propósitos.

## 4.2.2 Métodos de disparo por pulso.

La forma más sencilla de llevar a un rectificador contr<u>o</u> lado de silicio a su estado de conducción es con ayuda de un oscilador de relajación. Este circuito se ilustra en la forma en que se usa con un SCR en la figura 4.8.

La operación es como sigue: supóngase como condiciones iniciales un voltaje cero en el capacitor y el dispositivo de disparo apagado; al cerrarse el interruptor "s" el capacitor se cargará a través de la resistencia hasta alcanzar el voltaje de encendido del dispositivo de disparo. En ese momento el dispositivo entra a un estado de conducción y el capacitor se descarga sobre la compuer ta del SCR proporcionándole el pulso de encendido necesario.




Figura 4.8 Encendido del SCR con oscilador de relajación.

El instante de ocurrencia del pulso a la compuerta del SCR es función de la constante RC del circuito; varian do esta puede adelantarse o retrasarse el encendido del SCR.

Entre los dispositivos de disparo más comunes figuran los transistores monounión, y dispositivos semiconduct<u>o</u> res de tres, cuatro o cinco capas.

En muchas aplicaciones resulta conveniente aislar la parte de potencia de la sección de control. Con este fin se emplean transformadores de pulsos, tal como se muestra en la Fig. 4.9.

Un transformador de pulsos se diseña especialmente para tener tiempos de respuesta cortos.




Figura 4.9 Encendido del SCR con oscilador de relajación y transformador de pulsos.

Cuando se emplea la técnica de disparo por pulso, es importante recordar varios hechos:

El primero de ellos es que el pulso debe estar presente hasta que la corriente exceda el valor crítico de amarre. Como la corriente a través del dispositivo depende de la impedancia de carga, puede ocurrir que un circuito de disparo que funciono satisfactoriamente para una carga espe-

cífica — v.g.: una carga resistiva — deje de hacerlo cua<u>n</u> do ésta se modifica, por ejemplo, por la inclusión de una componente inductiva.

El segundo es que, bajo operación por pulsos, el SCR puede considerarse como un dispositivo controlado por carga. Entonces, para proporcionar a la compuerta en un tiempo corto las cargas necesarias para el disparo, se necesitan valores de  $V_{GK}$  e  $I_{G}$  mayores a los necesarios para disparo con voltaje continuo. La amplitud de los valores es in versamente proporcional a la duración del pulso.

Finalmente, mientras mayor sea la excitación a la compuerta, el SCR encenderá más rápidamente; este efecto puede -- usarse para ayudar a contrarrestar la limitación de di/dt.

A continuación se describen los elementos de disparo más comunes y la forma de implementar los circultos.

## 4.2.3. Transistor monounion.

El transistor monounión es otro miembro de la familia de los tiristores. Se ha utilizado extensamente para generar las señales de encendido de los SCR's.

### Operación:

El transistor monounión (UJT) es un dispositivo de tres terminales etiquetadas "Emisor", "Base 1" y "Base 2"; el símbolo que se usa para representarlo y la nomenciatura correspondiente se muestran en la Fig. 4.10.




Figura 4.10 Simbolo del transistor monounión.

Para comprender la operación del dispositivo, es conveniente conocer la estructura básica en forma de barra; esta estructura se muestra en la Fig. 4.11.




Figura 4,11 Estructura básica del transistor monounión.

Cuando se aplica un voltaje  $V_{B2B1}$ , se tiene un flujo de corriente de  $B_2$  a  $B_1$ ; si el voltaje  $V_{EB1}$  es cero, la barra de material N se comporta como una resistencia de valor TBB, de tal forma que la corriente a lo largo de esta está dada por:

$$I_{R2} = \frac{V_{B2B1}}{rRR} \tag{4.6}$$

El modelo equivalente para este caso se muestra en la Fig. 4.12a. Una fracción del voltaje  $V_{B2B1}$  aparecerá entonces en el punto en el cual el emisor se une con la barra (punto "A"). Esta fracción está dada por el divisor que forman las resistencias entre las bases y el emisor; es decir:

$$V_{A} = \frac{r_{B1}}{r_{B1} + r_{B2}} \quad V_{B2B1} = \pi V_{B2B1}$$

$$V_{B2} = \pi V_{B2B1} = \pi V_{B2B1} = \pi V_{B2B1}$$

$$V_{B2} = \pi V_{B2B1} = \pi V_{B2B1} = \pi V_{B2B1}$$

$$V_{B2} = \pi V_{B2B1} = \pi V_$$

Figura 4.12 Modelos equivalentes del transistor monounión.

Para el caso descrito, la unión P-N está polarizada inversamente, y en el emisor fluirá únicamente una pequeña co-rriente de fuga.

Si se aplica ahora un voltaje  $V_{EB1}$ , llegară un punto en el cual este iguale el voltaje en el punto "A" más el voltaje de la unión P-N polarizada directamente. A este voltaje se le denomina "voltaje del punto pico  $V_p$ ", y puede expresarse como:

$$V_p = V_D + nV_{B2B1}$$
 (4.8)

Al alcanzarse este voltaje la unión P-N está directamente polarizada y existirá una inyección de huecos del emisor hacia la barra, los cuales, por efecto del campo eléctrico, se moverán hacia B1.

habrá simultáneamente una inyección de electrones de la base 1 hacía la barra, a fin de mantener la neutralidad de la carga.

Existe entonces un aumento en las concentraciones de huecos y electrones en la región de la barra comprendida entre el emisor y la base 1; como la resistencia es inversamente pro porcional a las concentraciones, se tendrá que  $r_{\rm B\,I}$  disminuye de valor.

El descenso en  $r_{\rm B\,I}$  origina una disminución en  $V_{\rm EB\,I}$ , lo cual causa que se inyecten más huecos en la barra. Se tiene en este caso un proceso regenerativo y el transistor está en la región de resistencia negativa; el modelo equivalente se muestra en la Fig. 4.12b.

El punto de saturación se alcanza cuando la concentración de portadores en la barra ha reducido el tiempo de vida media lo suficiente para contrarrestar el efecto de los portadores que se inyectan. Al punto en que ocurre esto se denomina "punto valle", a partir de él la corriente de emisor es función lineal del voltaje; el modelo equivalente se ilustra en la Fig. 4.12c.

La curva característica del emisor se muestra en la Fig. 4.13.




Fig. 4.13 Curva característica del emisor.

4.2.4 Disparo del SCR con un transistor monounión.

Para disparar un SCR por medio de un UJT se emplea el circuito que se ilustra en la Fig. 4.14; la operación es la siguiente:

Al conectarse la polarización al circuito, el capacitor C<sub>E</sub> se carga exponencialmente a través de la resistencia R<sub>E</sub> hasta llegar al punto en el cual Ve iguala a Vp; en ese momento la unión emisor base uno queda directamente polarizada y la característica de emisor incursiona en la región de resistencia negativa. El capacitor se descarga a través del emisor y aparece un pulso en la base-uno; cuando el voltaje en el capacitor desciende a un valor inferior a VV el UJT se apaga y el proceso se repite. En la Fig. 4.15 se muestran las formas de onda correspondientes.




Figura 4.14 Disparo del SCR con un UJT




Figura 4.15 Formas de onda en el emisor y en la base uno.

Para que ocurra la secuencia de eventos descrita, se requiere que  $R_{\rm E}$  cumpla ciertas condiciones; éstas se explicarán con ayuda de la curva característica y las rectas de carga mostradas en la Fig. 4.16.




Figura 4.16 Rectas de carga del oscilador de relajación.

Cuando V<sub>E</sub> alcanza el valor V<sub>p</sub>, fluirá la corriente de em<u>i</u> sor correspondiente Ip; para disparar al UJT, R<sub>E</sub> debe ser lo suficientemente pequeño como para permitir el flujo de esta corriente; por lo tanto, debe cumplir con lo siguiente:

 $R_{E} \mid_{MAX} \frac{V_{BB} - V_{P}}{I_{P}}$  (4.9)

Con respecto a la Fig. 4.16, la recta de carga 1 intercep ta la curva característica en la región de corte, e impide que el UJT se dispare.

Una vez disparado el dispositivo el capacitor se descarga a través del emisor, pero si  $R_{\rm E}$  es demasiado pequeña, entonces fluirá una corriente mayor que la corriente de valle y el UJT no se apagará. Este es el caso correspondien te a la recta de carga 2, en el cual el dispositivo alcanza un estado estable en la región de saturación.

 $\mathbf{R}_{\mathbf{E}}$  debe cumplir entonces con lo siguiente:

$$R_{E|_{min}} = \frac{V_{BB} - V_{V}}{I_{V}} \tag{4.10}$$

Una  $R_{\rm E}$  que cumple con las condiciones anteriores debe interceptar a la curva característica en la región de resistencia negativa; este es el caso de la recta de carga 3.

El período de oscilación puede calcularse como sigue:

El voltaje Ve está dado por:

$$Ve = V_V + (V_{BB} - V_V) (1 - e^{-t/ReCe})$$
 (4.11)

Substituyendo 
$$Ve = Vp = V_D + \pi V_{B2B1}$$
  
 $V_D + \pi V_{B2B1} = Vv + (V_{BB} - V_v) (1 - e^{-t/ReCe})$  (4.12)

Al resolver la ecuación anterior para t se obtiene el tiempo que tarda el capacitor en cargarse de Vv a Vp; se tiene entonces:

t = ReCe 1n 
$$\frac{V_{BB} - V_{V}}{V_{BB} - V_{D} - \eta V_{B2B1}}$$
 (4.13)

Un período completo incluye además los tiempos de encendido y de apagado del UJT; la fórmula para el período es:

T = ReCe 1n 
$$\frac{V_{BB} - V_{V}}{V_{BB} - V_{D}^{-n} V_{B2B1}}$$
 + ton + toff (4.14)

Por lo que respecta a las resistencias conectadas a las bases, R<sub>1</sub> se utiliza para generar el pulso a la compuerta del SCR; debe calcularse en forma tal que cuando el UJT está apagado, el voltaje en la base uno sea inferior al voltaje mínimo de disparo del SCR, es decir:

$$R_{1} \leq \frac{V_{GKmin}}{I_{p}} \tag{4.15}$$

donde  $I_{\mbox{\footnotesize{B}}}$  es la corriente que fluye en el transistor cuando está apagado:

$$I_{B} = \frac{V_{BB}}{R_{1} + R_{2} + r_{BB}} \tag{4.16}$$

R2 actúa como compensación térmica; generalmente es del orden de cientos de ohms. Puede omitirse del circuito...

# 4.2.5 Transistor monounión programable (PUT)

El transistor monounión programable es un dispositivo de cuatro capas y tres terminales; aún cuando es completamen te diferente en construcción al UJT, su operación es similar a la de éste.

En la Fig. 4.17a se muestra el símbolo del dispositivo y en la Fig. 4.17b se muestra un oscilador de relajación basado en él.




Figura 4.17 Transistor monounión programable y oscilador de relajación para disparo de SCR's.

La operación es como sigue: con el voltaje en la compuerta fijo, el PUT permanecerá en un estado de no conducción has ta que el voltaje en el ánodo supere al de la compuerta en una tensión equivalente a la de un diodo polarizado directamente. En ese punto se alcanza el voltaje pico y el PUT conmuta a un estado de conducción, descargando el capacitor CA y generando un pulso de voltaje en el cátodo.

Este dispositivo puede pensarse entonces como un UJT en el cual la relación intrinseca n depende del divisor resistivo formado por R<sub>1</sub> y R<sub>2</sub>; es decir:

$$V_{p} = V_{s} \frac{R_{2}}{R_{1} + R_{2}} \tag{4.17}$$

El período de oscilación esta dado por:

$$T = R_A C_A \ln(1 + \frac{R_2}{R_1}) = R_A C_A \ln(\frac{Vs}{Vs - Vp})$$
 (4.18)

Además de Vp y T, el divisor resistivo también determina Ip e lv.

## 4.2.6 Diodo de disparo bilateral (DIAC).

(a)

El diodo de disparo bilateral es básicamente una estructura tipo transistor; exhibe una característica de resistencia negativa cuando se supera el punto de ruptura del dispositivo; esta región se extiende a lo largo de todo el rango de corrientes por arriba de la de ruptura, por lo tanto, no aplica el concepto de punto valle. En la Fig. 4.18a se muestra el símbolo del dispositivo y en la 4.18b la curva característica.




Figura 4.18 Simbolo y característica del DIAC.

La corriente en la cual ocurre la ruptura es, por lo general, bastante pequeña, de tal forma que el dispositivo pu<u>e</u> de considerarse como controlado exclusivamente por voltaje.

Una vez disparado el DIAC, generará un pulso de voltaje. Tanto el voltaje de ruptura como la amplitud del pulso son características propias del dispositivo.

Otra característica del dispositivo es la bidireccionalidad; es decir: el DIAC enciende tanto para voltaje posit $\underline{i}$  vos como para negativos.

El DIAC resulta entonces un dispositivo sumamente simple de usar; no impone restricciones serias sobre el valor de la resistencia de carga del capacitor, y puede alimentarse tanto a partir de c.d. como de c.a.

Debe notarse que después del disparo el capacitor se descargará a un potencial dado por el voltaje de ruptura menos la amplitud del pulso generado. El DIAC apaga entonces y el capacitor vuelve a cargarse.

# 4.3 Técnicas de apagado.

Cuando el SCR está en conducción, las tres uniones P-N están directamente polarizadas y las capas centrales están saturadas de portadores.

Para apagar el SCR, es necesario aplicarle un voltaje inverso; cuando esto ocurre, los portadores en la vecindad de las uniones de los extremos se difunden en estas uniones, produciéndose externamente una corriente inversa.

El dispositivo está entonces completamente apagado hasta que la unión central ha recobrado su estado de no conducción.

Al tiempo que transcurre entre la terminación del flujo de la corriente en directa y el instante en que se puede aplicar un voltaje directo al SCR sin que éste recubre el estado de conducción se le denomina "tiempo de apagado".

Es necesario entonces aplicar una polaridad inversa al SCR, durante un tiempo mayor al de apagado, a fin de que éste recobre el estado de no conducción.

Existen seis formas básicas para aplicar el voltaje inverso al SCR, y la clasificación correspondiente es:

Clase A: Conmutación por resonancia de la carga.

Clase B: Conmutación por resonancia de un circuito LC.

Clase C: Conmutación por medio de otro SCR principal y elementos almacenadores de energía.

Clase D: Conmutación por medio de un SCR auxiliar y elementos almacenadores de energía.

Clase E: Conmutación por medio de una fuente externa.


Clase F: Conmutación de Ifnea alterna.

Los cinco primeros métodos se agrupan bajo el nombre gen<u>é</u> rico de "conmutación forzada", el sexto se denomina "conmutación natural o por fase".

A continuación se describen los métodos con ayuda de ejem $\mathbf{p}$ los,

CLASE A. En la Fig. 4.19a sé muestra un diagrama del circuito; en la Fig. 4.19b se muestran las formas de onda.

Al dispararse el SCR, el flujo de corriente carga el capacitor con la polaridad indicada; posteriormente la corriente trata de fluir en sentido contrario con lo cual se apaga el SCR. La condición de conmutación exige que la red RLC esté bajo-amortiguada.



(a)




Figura 4.19 Técnica de apagado "A".

CLASE B.- El<sub>i</sub> - sulto y las formas de onda se muestran en las Figs. 4.20a y 4.20b respectivamente.

Antes de disparar el SCR, existe un flujo de corriente que carga al capacitor con la polaridad indicada; cual el SCR enciende, existe una corriente hacía la carga  $(I_R)$  y otra corriente en el circuito resonante LC que carga el capacitor con polaridad opues ta a la indicada.

La corriente resonante invierte su sentido e intenta fluir en el SCR en contraposición a la corriente  $\mathbf{I}_{R}$ ; cuando la corriente resonante es mayor que la de carga, el SCR se apaga.

CLASE C.- El circuito y las formas de onda se muestran en las Figs. 4.21a y 4.21 b.

Suponiendo que el  $SCR_2$  está en conducción, el capacitor se carga con la polaridad mostrada. Al dispararse el  $SCR_1$  el capacitor se conecta a través del  $SCR_2$ , y la corriente de descarga de C se opone a la corriente en la carga en el  $SCR_2$  hasta apagarlo; posterior mente el capacitor se carga en sentido contrario de tal forma que al dispararse nuevamente el  $SCR_2$  se logra apagar al SCR.


CLASE D.- El circuito se muestra en la Fig. 4.22a y las formas de onda en la Fig. 4.22b.

El SCR<sub>2</sub> se dispara inicialmente para cargar el capacitor con la polaridad indicada; al cargarse éste la corriente se anula y el SCR<sub>2</sub> se apaga.

Al dispararse el SCR<sub>1</sub>, la corriente fluye en dos direcciones: una de ellas hacía la carga, y otra componente resonante a través de la inductancia, el diodo y el capacitor que carga a éste último en sentido contrario; esta carga permanece almacenada al apagarse el diodo.

Después, al encenderse nuevamente el SCR<sub>2</sub>, se conecta el capacitor con polaridad inversa a través del SCR<sub>1</sub> y éste se apaga.

CLASE E.- El circuito y las formas de onda se muestran en las Figs. 4.23a y 4.23b respectivamente.



(a)





Figura 4.20 Técnica de apagado "B".



-195-

Figura 4.21 Técnica de apagado "C".




Figura 4.22 Técnica de apagado "D".




Figura 4.23 Técnica de apagado "E".




Figura 4.24 Técnica de apagado "F".

Cuando el SCR está encendido, existe un flujo de corriente hacia la carga; para apagarlo, se enciende el transitor  $Q_1$  el cual conecta la fuente auxilar  $V_2$  a través del SCR.

CLASE F.- El circuito y las formas de onda se muestran en las Figs. 4.24a y 4.24b respectivamente.

Si la fuente de alimentación es de voltaje alterno, la corriente fluirá en la carga durante el semiciclo positivo; durante el semiciclo negativo el SCR se apagará de bido a la polaridad inversa aplicada.

#### 4.4 Aplicaciones.

#### 4.4.1. Control de pase:

Una de las aplicaciones más comunes de los SCR's es el control de fase. En la Fig. 4.25 se muestra el circuito básico para implementar este tipo de control.




Figura 4.2.5 Circuito básico de control de fase.

Este circuito es similar al rectificador de media onda, excepto que el diodo se ha substituido por un SCR. Dadas las características de éste, en la carga se tendrá un voltaje positivo cuyo valor promedio puede variar en

tre 0 volts y 52 volts; el valor que exista en la carga en un tiempo dado dependerá del instante en el cual se enciende el SCR dentro del semiciclo positivo de VI.

Resulta conveniente entonces definir "ángulo de retraso" y "ángulo de conducción".





Figura 4.26 Definición de ángulos de retraso y conducción.

El ángulo de retraso se mide desde el punto en que el SCR está en condiciones de conducir (directamente polarizado) hasta el punto en el cual se dispara.

El ángulo de conducción se mide desde el punto en que se disparó el SCR hasta el punto en el cual se apaga.

Estas definiciones se muestran gráficamente en la Fig. 4.26.

La Fig. 4.27 muestra los voltaje promedio, raíz cuadrático medio y pico en la carga, en función del ángulo de conducción para voltajes de entrada de 115 volts y 230 volts (R.M.S.).






Figura 4.27 Voltajes promedio, raiz cuadrático medio y pico para control de fase de media onda.

Supóngase que queremos generar en la carga un voltaje promedio de 40 volts; de acuerdo con la Fig. 4.27, para obtener este voltaje se necesita un ángulo de conducción de 120° (o bien, un ángulo de retraso de 60°).

Para disparar al SCR usaremos un oscilador de relajación basado en el DIAC tipo TIC-52; el circuito compl<u>e</u> to se muestra en la Fig. 4.28.





Figura 4.28 Control de fase con un DIAC disparando el SCR.

El DIAC seleccionado tiene un voltaje de encendido de 40 volts; entonces, cuando el capacitor alcance este potencial el DIAC disparará y fluira un pulso de corriente a la compuerta del SCR.

En el circuito propuesto el capacitor se carga a través de la resistencia usando la línea de corriente alterna como fuente; como calcular las constantes de tiempo en este caso es bastante complicado, usaremos la gráfica mostrada en la Fig. 4.29. Estas curvas muestran la relación voltaje-tiempo de un capacitor que se carga en un semiciclo de una onda senoidal; el voltaje esta normalizado al valor RMS de la onda senoidal y el parámetro de las curvas es "Y", el cual se calcula de la ecuación:






Figura 4.29 Curvas de carga del capacitor.

Se procede entonces como sigue: una de las entradas a la gráfica es el ángulo de conducción  $(120^{\circ}\text{en} \text{ este caso})$ ; la otra entrada es:

Nôtese que en este caso Vc corresponde al voltaje de encendido del DIAC.

La intersección de ambas entradas nos da  $Y^{\pm}$  0.5; si escogemos un capacitor Cc = 150 nf, la resistencia es:

$$Rc = \frac{Y}{2cf} = \frac{0.5}{2 \times 150 \times 10^{-9} \times 60} = 27 \text{ K }\Omega$$
(4.21)

La resistencia Rs. tiene como función limitar la corrien te a la compuerta del SCR; se escogió de 47  $\Omega$ .

El diodo tiene como función evitar que el capacitor se cargue durante el semiciclo negativo; esto es debido a que las curvas utilizadas para calcular la constante de tiempo están trazadas para un capacitor con voltaje inicial cero.

Las formas de onda de este circuito se muestran en la Fig. 4.30.

Para ilustrar la aplicación de las hojas de datos, supo<u>n</u> ga que el SCR que se emplea es el tipo C230, con cápsula TO-3 aislada (tipo 4 en la hoja de datos). No se usará disipador, y se desea saber cual es la corriente promedio máxima que se puede hacer circular por el dispositivo si la temperatura ambiente es de 35°C.




Figura 4.30 Formas de onda del control de fase de media onda.

Los datos son:

TA = 35°C Angulo de conducción = 120°

De las hojas de datos se tiene: Tj (māxima) = 100°C R<sub>B</sub>JA = 45°C/watt

Para calcular la potencia máxima, podemos usar la analogía en la cual las temperaturas corresponden a voltajes; las potencias a corrientes y las resistencias térmicas a resistencias eléctricas. El circuito equivalente se mues tra en la Fig. 4.31.

-200-




Figura 4.31 Analogía eléctrica para el cálculo de la potencia.

Entoncès, de la figura se tiene:

$$P_D = \frac{Tj - TA}{R^0 JA} = \frac{100^{\circ}C - 35^{\circ}C}{45^{\circ}C/W} = 1.45$$
 watts

(4.22)

Recurriendo ahora a la gráfica 5 de la hoja de datos correspondiente, se ve que a una potencia de 1.45 watts corresponde una corriente promedio máxima de 1.5 amperes para el ángulo de conducción especificado.

La corriente resulta pequeña porque la resistencia térmica es muy alta; suponga ahora que el SCR se montará en un disipador y que la resistencia térmica entre cápsula y ambiente (RecA) resulta ser de 4°C/watt.

La potencia está dada por:

$$P_{0} = \frac{TJ - TA}{R6JC + R6CA}$$
 (4.23)

de la hoja de datos: Rojc = 1.3 por lo tanto: P<sub>D</sub> ≅ 12.25 watts.

Recurriendo nuevamente a la gráfica 5, la corriente resulta ahora de 9.5 amperes.

Para una carga puramente resistiva, la corriente promedio está dada por:

$$I_{T(AV)} = \frac{\sqrt{2} \ 115}{R} = \frac{1 + \cos \alpha}{2 + \alpha}$$
 (4.24)

donde  $\alpha$  es el ángulo de retraso ( $\alpha$  = 60° para este caso) despejando R se obtiene:

$$R = \frac{\sqrt{2} 115}{11 \text{ (AV)}} = \frac{1+\cos - \frac{1}{2} 115}{2 \pi} = \frac{1+\cos (60^{\circ})}{2 \pi}$$

(4.25)

R ≅ 4Ω

Para este caso, el valor mínimo de la resistencia es de 40, un valor menor haría flutr una corriente mayor y que maría el SCR.

Control de fase con carga reactiva.

Muchas aplicaciones de control de fase involucran, en mayor o menor grado, una carga reactiva; generalmente del tipo  $i\underline{n}$  ductiva-resistiva.

Cuando se tiene una carga de este tipo, la forma de onda de la corriente ya no es similar a la del voltaje, debido a la característica alineal de la inductancia; la forma de onda resultante es función de la proporción que ésta guarde con la resistencia asociada.

Bajo un punto de vista simplista, podemos considerar a la inductancia como un elemento que se opone a los cambios en la corriente que circula a través de ella. Así se tiene que al aplicar un voltaje a la carga, la corriente crecerá lentamente hasta un valor determinado por la componente resistiva; al desaparecer la excitación la corriente no se anula rá instantáneamente sino que lo hará paulatinamente.

Considere el caso tratado anteriormente, con la salvedad de que la carga incluye ahora una parte inductiva, tal como se muestra en la figura 4.32a.

Al encenderse el SCR la corriente es cero, por lo tanto, to do el voltaje aparece en la inductancia; al aumentar la corriente se genera un voltaje en la resistencia que se resta al que apareció en la inductancia. En términos generales, la corriente será positiva durante el lapso en el cual el voltaje en la carga también lo es; esto implica que cuando el voltaje cambia de polaridad la corriente todavía no ha desaparecido.

En parrafos anteriores se mencionó que la única forma de apagar un SCR es anulando la corriente a través de él. E $\underline{\bf n}$ 




Figura 4.32 Control de fase de media onda con carga reactiva.

tonces, para este caso, el SCR permanecerá encendido después de que el voltaje en la carga se tornó negativo, hasta que la corriente desaparezca.

El punto de apagado depende de la relación que la inductancia guarde con la resistencia. El caso extremo es para una carga puramente inductiva; para este caso, si el tiristor se encendió con un ángulo de retraso o, el punto de apagado será en el ángulo o + a ya que la corriente crecerá todo el tiempo durante el cual el volataje es positivo.

En la figura 4.32b se muestran las formas de onda del control de fase del inciso anterior, con carga reactiva.

Control de fase de onda completa.

Para tener control sobre la onda completa pueden utilizarse dos SCR's conectados en paralelo y con sentidos contrarios, tal como se muestra en la Fig. 4.33a; o bien, puede utilizarse un TRIAC, como se ve en la Fig. 4.33b.

En la Fig. 4.34 se incluyen las gráficas de voltaje promedio, raíz cuadrático medio y pico en la carga en función de los ángulos de conducción; la gráfica 4.34a corresponde al voltaje de entrada normalizado.





Figura 4.33. Control de fase de onda completa.






Figura 4.34 Voltajes promedio, raiz cuadrático medio y pico para control de fase de onda completa.

La gráfica 4.34b corresponde a voltajes "RMS" de entrada de 115 volts y 230 volts.

Los ángulos de conducción están referidos a los semici--clos; esto implica que deben ser iguales tanto para el positivo como para el negativo.

Para ejercer el control puede utilizarse el DIAC, ya que éste es bidireccional. En la Fig. 4.35 se muestra un control de fase de onda completa; éste puede utilizarse para controlar la intensidad luminosa de una lámpara; la velocidad de rotación de un motor, la temperatura de una hornilla eléctrica, etc.




Figura 4.35 Implementación del control de fase de onda completa.

Las formas de onda correspondientes se muestran en la Fig. 4.36.

# 4.4.2 Cargador de baterías.

El circuito para cargar baterías que se muestra en la Fig. 4.37 protege a la batería de una sobrecarga, o decarga con polaridad inversa. La operación es como sique: El UJT  $Q_1$ ,  $R_1$ ,  $R_2$  y  $R_3$  forman un oscilador de relajación el cual se usa para disparar al SCR a través del transformador de pulsos  $T_2$ . La polarización del




Figura 4.36 Formas de onda del control de fase de onda completa.

oscilador se obtiene de la salida, es decir, de la carga remanente en la baterfa. El voltaje entre las bases del UJT resulta entonces proporcional al voltaje en la baterfa y, como el punto de disparo del UJT es función de es te potencial, al cargarse la baterfa el punto de disparo del UJT aumenta.

El diodo zener  $D_5$  limita el valor al cual puede elevarse el emisor de  $Q_1$ . Cuando el voltaje de disparo del UJT excede el valor de ruptura de  $D_5$ ,  $Q_1$  cesa de oscilar, de jando de disparar al SCR y, por lo tanto, de cargar la batería.

El voltajo en el cual termina la carga está determinado por la posición del potenciómetro  $R_2$ .

Q1 no puede oscilar a menos que un voltaje positivo menor al máximo permitido esté presente en las terminales de sa lida. Por lo tanto, el SCR no conducirá en condiciones de corto circuito, circuito abierto o polaridad de la batería invertida.

4.4.3 Protección contra sobre-voltajes.

Los rectificadores controlados de silicio pueden usarse para proteger equipo eléctrico de sobre-voltajes ya que presentan una conmutación muy rápida; un circuito de este tipo se muestra en la Fig. 4.38a.

El SCR usado para protección se conecta en paralelo con la carga, cuando el voltaje excede determinado límite, la com puerta resulta energizada, disparando al SCR el cual drena rá una corriente grande de la alimentación y reducirá el sobre-voltaje.

~\ ~\ Ya que el voltaje aplicado es alterno, se utilizan dos SCR's: uno para el semiciclo positivo y otra para el negativo.


En la Fig. 4.38b se muestra el circuito con las componentes que cuentan para la protección en el semiciclo positivo. La resistencia  $R_1$  limita la corriente que fluye a través del SCR cuando éste se dispara, esta corriente produce una caída de voltaje en la impedancia de la fuente lo suficientemente grande como para que el voltaje en la carga esté dentro de limites seguros.


El diodo zener  $D_5$ , en serie con  $R_2$ , forma un sensor de voltaje. Cuando el voltaje excede el valor de ruptura,  $D_5$  entra en conducción alimentándose la compuerta del SCR<sub>1</sub> a través de  $D_1D_5$   $R_2D_2$ .

Durante el semiciclo negativo, si persiste el sobrevoltaje el SCR2 se disparará a través de D<sub>3</sub>D<sub>5</sub>R<sub>2</sub>D<sub>4</sub>.

Tan pronto como el voltaje retorna a un valor seguro, el diodo zener deja de conducir, permaneciendo apagados ambos SCR's.

Cuando D5 está apagado, la corriente a las compuertas es prácticamente nula; por lo tanto el valor de volta-je permitido corresponde a la ruptura de  $D_5$ .  $R_2$  tiene como función limitar la corriente cuando  $D_5$  está conduciendo.





igura 4.38 Circuito de protección contra sobre-voltajes.

- Dewan S.B.y A. Straughen, Power semiconductor circuits, Ed. Wiley Interscience, 1975.
- Grafham, D.R. y J.C.Hey, General Electric SCR Manual;
   General Electric Company, 1972.
- SCR Power Control Fundamentals; Application note AN-240, Motorola Inc.
- 4. Theory and Characteristics of the Unijunction Transistor, Application Note AN-293, Motorola Inc.
- 5. Unijunction Transistor Timers and Oscillators; Application Note AN-294, Motorola Inc.
- Semiconductor Power Circuits Handbook; Motorola Inc.;
   1968.

# Silicon Controlled Rectifier 25 ARMS TO 600 VOLTS

C230-C232 C231-C233

30

The Silicon Controlled Rectifier C230/C232 is a reverse blocking triode thyristor designed for power switching and control circuits for high volume light industrial and consumer applications.

The C231/C233 is basically the same as the C230/C232 device except for a specially selected gate trigger current of 9 milliamperes maximum.

This SCR is a hermetically scaled device which incorporates General Electric's patented POWER-GLASIM process that improves upon normal pellet passivation techniques. It provides an intimate bond between the silicon chip and the glass coating. The resulting stable, low-level leakage current provides excellent performance and demonstrated reliability.

#### **FEATURES:**

- POWER-GLASTM passivated silicon chip for maximum reliability.
- Very low off-state (leakage) current at room and elevated temperatures.
- · Low power required for gate triggering.
- Power switching capabilities up to 10 KW.
- Excellent surge current capability.
- 1800 Volts RMS surge isolation voltage on isolated SCR's.
- Attractive pricing for applications requiring medium power devices.

# SIX BASIC PACKAGES Other-packages-available-upon-request. PRESS-FIT ISOLATED STUD ISOLATED TO-3 FLANGE With Press-On Anda Terminal TYPE 4 NON-ISOLATED NON-ISOLATED TO 3 **ISOLATED STUD** With Solder Ring STUD FLANGE Anade Terminal TYPE 5

# MAXIMUM ALLOWABLE RATINGS

		V	OLTAGE	RATIN				
U	F	Α	В	С	D	E	M	TEST CONDITIONS
VOLTS	VOLTS	VOLTS	VOLTS	VOLTS	VOLTS	VOLTS	VOLTS	
25	50	:00	200	300	400 .	·500	600	V <sub>DRM</sub> - Repetitive Peak Off-State Voltage (1,3) V <sub>RRM</sub> - Repetitive Peak Reverse Voltage T <sub>C</sub> = 40°C to 100°C
35	75	150	300	400	500	600	720	$V_{RSM}$ - Non-Repetitive Reverse Voltage (1, 2) $T_C = -40^{\circ}C$ to $100^{\circ}C$

RMS On State Current, I <sub>1(RMS)</sub>	
Average On-State, Current, 11(AV)	
Critical Rate-of-Rise et On-State Current, di/dt (4)	
Gate Triggered Operation - Switching from 200 Volts	100 Amperes Per Microsecond
- Switching from 400 Volts	65 Amperes Per Microsecond
- Switching from 600 Volts	30 Amperes Per Microseconi
Peak One Cycle Surge (Non-Repetitive) On-State Current, ITSM, 60 Hz	
$f^2t$ (for fusing) for times $\geq 1.0$ milliseconds	260 Ampere <sup>2</sup> Seconds
Peak Gate Power Dissipation, PGM	
Average Gate Power Dissipation, PG(AV)	
Peak Positive Gate Current, IGM	(See Chart 7)
Peak Positive Gate Voltage, V <sub>GM</sub>	
Peak Negative Gate Voltage, V <sub>GM</sub>	
Storage Temperature, Tstg	
Operating Temperature, T <sub>1</sub>	
Stud Torque (Isolated and Non-Isolated Stud Types)	
Maximum Insertion Pressure (Press-Fit Types)	
Isolation Breakdown Voltage Between any Terminal and Stud or Flange	

#### NOTES:

- Values apply for zero or negative gate voltage only.
   Half sine wave voltage pulse, 10 millisecond maximum duration.
   During performance of the Off-State and Reverse Blocking tests, the SCR should not be tested with a constant current source which would permit applied voltage to exceed the device rating.
- 4, di di rating is established in accordance with FIA-NEMA Standard RS-397, Section 5.2.2.6.
  5. Rating applies for 50, 60 and 400 Hz sinusoidal wave form.

# PART NUMBER DESIGNATION

	C 230 U 2	
SILICON CONTROLLED RECTIFIER		STUD/TO 3 FLANGE PACKAGE VARIATIONS
CURRENT RATING & PACKAGE STYLE	VOLTAGE RATINGS	None = Non-Isolated Stud Mount
230 = 25 A RMS Stud-TO-3 Flange 232 = 25 A RMS Press-Fit	U = 25 Volts F = 50 Volts A = 100 Volts	2 = Isolated Stud Mount with Press-on Anode Terminal 3 = Isolated Stud Mount with
231 = 25 A RMS Stud/TO-3 Flange 233 = 25 A RMS Press-Fit	B = 200 Volts C = 300 Volts D = 400 Volts E = 500 Volts M = 600 Volts	Solder Ring Anode Terminal  4 = Isolated on TO-3 Outline  Mounting Flange  5 = Non-Isolated on TO-3 Outline  Mounting Flange  6 - 9 = Other Standard Variations

TEST	SYMBOL	MIN.	TYP.	MAX.	UNITS	TEST CONDITIONS
Repetitive Peak Off-	RRM				mA	V <sub>DRM</sub> = V <sub>RRM</sub> = Max. allowable volts peak
State and Reverse Current(1)	and	_	_ ,	0.5		Tc = +25°C
Curence	IDRM	_		1.0		$T_{C} = +100^{\circ}C$
Peak On-State Voltage	V <sub>TM</sub>	<b>1</b>	-	1.9	Voits	$T_C = +25^{\circ}C$ , $I_{TM} = 100 \text{A Peak}$ , 1 msec wide pulse. Duty Cycle $\leq 2\%$ .
Critical Rate-of-Rise of Off-State Voltage (Higher values may cause device switching)	dv/dt	-	200	-	Volts/μsec	T <sub>C</sub> = +100°C, Rated V <sub>DRM</sub> , Gate Open Circuited, Linear Wave form.
DC Gate Trigger Current	, let				mAdc	
C230/C232		_	-	25		$T_C = +25^{\circ}C$ , $V_D = 12 \text{ Vdc}$ , $R_L = 120 \text{ Ohms}$
			-	40		$T_C = -40^{\circ}C$ , $V_D = 12 \text{ Vdc}$ , $R_L = 60 \text{ Ohms}$
-C231/C233		_		9	1	$T_C = +25^{\circ}C$ , $V_D = 12 \text{ Vde}$ , $R_L = 120 \text{ Ohms}$
·		_	_	20		$T_C = -40^{\circ}C$ , $V_D = 12 \text{ Vdc}$ , $R_L = 60 \text{ Ohms}$
DC Gate Trigger	$v_{G1}$	•-•		1.5	Vdc	$T_{C_1} = +25^{\circ}C$ , $V_D = 12 \text{ Vde}$ , $R_L = 120 \text{ Ohms}$
Voltage			-	- 2.0	1	$T_C = -40^{\circ}C$ , $V_D = 12 \text{ Vdc}$ , $R_L = 60 \text{ Ohms}$
DC Gate Non-Trigger Voltage	V <sub>GD</sub>	0.2		-	Vdc	$T_C = +100^{\circ} C$ , Rated $V_{DRM}$ , $R_L = 1000$ Ohms
DC Holding Current	l <sub>H</sub>				mAdc	Anode Source Voltage = 24 Vdc, Peak Initiating On-State Current = 0.5 Amps, 0.1 msec to 10 msec Wide Pulse, Gate Trigger Source = 7 Volts, 20 Ohms
		_	-	50	]	$T_C = +25^{\circ}C$
• ·	1		_	100	1	$T_{C} = -40^{\circ}C$
DC Latching Current	ار				mAdc	Anode Source Voltage = 24 Vdc.  Gate Trigger Source = 15 Volts, 100 Ohms, 50 µsec Pulse Width, 5 µsec rise and fall times max.
,		_	_	100	<b>j</b>	$T_C = +25^{\circ}C$
	·	_	_	200	1	$T_C = -40^{\circ}C$
Steady-State Thermal Resistance(2)	Reja	-		45	°C:Watt	Junction-to-Ambient
Steady-State Thermal	Roje				*C/Watt	Junction-to-Case
Resistance	] .	_		1.00		Non-Isolated Stud/Press-Fit
· · ·		_		1.15	]	Isolated Stud
<b></b>	,		-	1.15		Non-Isolated TO-3 Flange
	}	-	_	1.30	]	Isolated TO-3 Flange

#### NOTES:


1. Values apply for zero or negative gate voltage only.

2. The junction-to-ambient value is under worst case conditions; i.e., with No. 22 copper wire used for electrical contact to the terminals and natural convection cooling.


#### WARNING

Isolated products described in this specification sheet should be handled with care. The ceramic portion of these thyristors contains BERYLLIUM OXIDE as a major ingredient.


Do not crush, grind, or abrade these portions of the thyristors because the dust resulting from such action may be hazardous if inhaled.




1. MAXIMUM ALLOWABLE CASE TEMPERATURE
FOR HALF-WAVE RECTIFIED
SINE WAVE OF CURRENT
(FOR NON-ISOLATED STUD AND
PRESS-FIT CASE TYPES ONLY)




3. MAXIMUM ON-STATE VOLTAGE VS.
ON-STATE CURRENT




5. MAXIMUM FORWARD POWER DISSIPATION FOR HALF-WAVE RECTIFIED SINE WAVE OF CURRENT




2. MAXIMUM ALLOWABLE CASE TEMPERATURE
FOR FULL WAVE RECTIFIED
FULL-WAVE OF CURRENT
(FOR NON-ISOLATED STUD AND
PRESS FIT CASE TYPES ONLY)



4. MAXIMUM ALLOWABLE PEAK SURGE CURRENT FOLLOWING RATED LOAD CONDITIONS



6. MAXIMUM FORWARD POWER DISSIPATION
FOR FULL WAVE RECTIFIED
SINE WAVE OF CURRENT




878

11. TURN-ON CURRENT LIMIT

12. MAXIMUM TRANSIENT THERMAL IMPEDANCE -

PRESS FIT CASE TYPES ONLY)

JUNCTION-TO-CASE IFOR NON ISOLATED STUD AND



57M03L		41-63		META	CHR	STMBC	INCHES		METRIC MM	
1	314430	D.A	W . E	₩ % .	W11	1	MIN	1 AM	MIN	WAI
٠,		ec.	205	2 * *	2.42	,	580	610	14 74	15 49
. [		46	4.5_	0.07	12 06	1 7 7	· — · ·	974	<u>-</u>	24.84
ij	c	,77	464	455	REF	AD -		585		14 85
7	0	260	\$20	4 60	7 65	Ac !	220	mt e	5 59	961
	Ľ	061	C 47	2	2 46	40 [	OIS	023	31	56
		34:	976	964	9:5	AŁ.	140	130	3 36	3.01
. •	G	-	762	-	19.86		229	254	5 0 2	6 37
i	H .	ne.	209	2.76	2 26	AG	1102	1192	30 03	30.27
į		04.5	C 69	:3	. 75	L AH, i	160	i <del></del>	407	
-			348	_	22.04	[ LA . ]	1507	+567	38 28	39 80
. *		<del>-</del>	.475	• • - •	1206	Au	975	1025	24.77	26 05
•		432	442	0 6 0	22	L ALLE	150	161	5.0	4.08
•	a (B)	1,4-26	ASSA			AM		10'8	<u> </u>	29 92
ï		066	298		2 48	AN		6.50		16 CO
į		332 .	:63	<del></del>	1427	AP '	119	131	3 03	3 32
ì	·····	240	260	6:	660	40	_	913	I	23.25
. 1		142	-60	36	406	AR		313	_	1508

#### NOTES:

- Case temperature is measured for piess-fit devices at the centre of the base; for stud types 1, 2 and 3 at the center of any hex flat; for TO-3 outline mounting flange, types 4 and 5 at the center of the hottom of the flange.
- One external tooth lock washer and one nut (both steel, cadmium plated) are supplied with each stud and sulated stud unit.
- Insulation hardware for stud devices consisting or solder terminal, mica washers and one hylon bushing are available at extra cost upon request.
- 4. Other standard package variations are available upon request.
- Metric stud 8mm x 1.25 (.315 in. x .049 in.) is smilable upon request.

#### MOUNTING CONSIDERATIONS

#### Installation of Press-Fit Device in Heat Sink

When press fitting SCR into a heatsink, the following specifications and recommendations apply:

- Heatsink materials may be copper, aluminum or steel. For maximum heat transfer and minimum corrosion problems, copper is recommended. The heatsink thickness, or amount of heatsink wall, in contact with the SCR should be 1/8 inch.
- The hole diameter into which the SCR is pressed must be 0.4975 2,001 inch. A slight chamfer on the hole should be used. This hole may be punched in a flat plate and reamed, or extruded and sized in sheet metal.
- The entire knurled section of the SCR should be in contact with the heatsink to insure maximum heat transfer. The SCR must not be inserted into a heatsink deeper than the knurl height.
- 4. The SCR insertion force must not exceed 800 pounds, If the insertion force approaches this value before complete insertion, either the SCR is insistinged with the hole or the SCR-to-hole interference is excessive. The insertion force must be uniformly applied to the top face terminal engliof the SCR within an annular ring which has an inside diameter of not less than 0,370 inch and not larger than 0,390 inch, the outside diameter of the insertion force must not be less than 500 to the script of the insertion force must not be less than 500 to the script of the insertion force must not be less than 500 to the script of the insertion force must not be less than 500 to the script of the script

of the insertion force must not be less than 0.500 inch.

The thermal resistance between the SCR case and a copper heatank will not exceed 0.5°C. W, if the SCR is inserted in the manner
described.

#### Soldering of Press-Fit Package to Heat Sink

The press-fit package may be soldered directly to a heatsink using 60/40 (Pb-Sn) solder at a temperature of about 200°C.

#### Attachment of Press Fit Device to Printed Circuit Board

For certain light load applications, the SCR can be inverted andusing a special brass bracker (A7149451), dip-soldered into a printed circuit board. The feet on the bracket act both as a mechanical support and anode electrical connection. For SCRs preassembled into the bracket, add-X123 to the type number, for example C230BX123.

DIP SOLDER CONNECTIONS



ROTTOM VIEW OF ASSEMBLY BEFORE MOUNTING TO BOARD

#### Attachment of the Stud & Isolated Stud Device To a Heat Sink

These devices require certain precautions in order to insure good thermal transfer. The chassis hole must be drilled and deburred, and should be between ,005 and ,015 inches larger than the stud outside diameter. The use of a Torque wrench is highly recommended and must be used within the torque limits indicated on page 2. A good grade of silicone grease will minimize contact thermal resistance.

# Bi-Directional Triods Thyristor

Power Pac Triacs

36

6A to 15A RMS Up to 600 Volts
Isolated and Non-Isolated Tab

A triac is a solid state silicon AC switch which may be gate triggered from an OFF-State to an ON-State for either polarity of applied voltage.


POWER PACTM triacs are molded silicone encapsulated devices which incorporate General Electric's patented POWER GLASTM glassivation process. This process provides an intimate bond between the silicon chip and the glass coating, significantly improving device performance and reliability. The copper mounting surface on the isolated tab types is electrically insulated from the silicon chip and the three electrical terminal leads.

#### **FEATURES:**


- POWER-GLASTM passivated silicon chip for maximum reliability.
- Very low off-state (leakage) current at room and elevated temperatures.
- Inherent immunity from non-repetitive transient voltage damage (max. critical rate-of-rise of on-state current subsequent to voltage breakover triggering, di/dt = 10 A/μsec.).
- Low on-state voltage at high current levels.
- Excellent surge current capability.
- 1600 volts RMS Surge Isolation Voltage on Isolated Triacs.
- Selected types available from factory for use where circuit requires operation:
  - with popular zero voltage triggering IC's
  - at 400 Hz
  - with low gate trigger current
  - at higher voltage levels
  - at higher commutating dv/dt levels

#### POWER PAC PACKAGE

- · Meets JEDEC TO-220AB specifications.
- Round leads greatly simplifies assembly.
- Six standard lead forming configurations available from factory (including TO-66 compatibility.)




ISOLATED (RED)



NON-ISOLATED (BLUE)

• Rugged, industry-proven packaging.



ISCLATED TAB

SE 140

SC142

ISOLATED TO

SC151

PICTORIAL ASSEMBLY


ISOLATED TAB	NON-ISOLATED TAB
SC140, 2, 7	SC141, 3, 6, 9, SC151

27


# MAXIMUM ALLOWABLE RATINGS

TYPE	RMS ON STATE CURRENT,	01	REPETIT FF-STATE	VOLTA	-	SURGE (NON-F	ULL CYCLE REP) ON STATE	12t FOR FUSING FOR TIMES AT(3)	
	ITIRMS)(1)		Von	M <sup>(2)</sup>		CURRENT, IT	SM AMPERES	(BMS AMPEREL	IRMS AMPERE
	AMPERES	В	D	E	М	50 Hz	60 Hz	SECONDS 1.0	SECONDS 8 3
	AMPERES .	VOLTS	VOLTS	VOLTS	VOLTS	AMPERES	AMPERES	MILLISECOND	MILLISECONOS
ISOLATE	D TAB								
SC140	6.5	200	400	500	600	74	80	18	. 26.5
SC142	8	200	400	500	600	104	110	20	50 、
SC147	10	200	400	500	600	104	110	20	50
NON-ISO	LATED TAB				· · · · ·				
SC141	6	200	400	500	600	74	80	18	26.5
SC143	8	200	400	500	600	110	120	20	. 60
SC146	10	200	400	500	_ 600	110	120	20	60
SC149	-12	200	400	500	600	110	120.	20	60
SC151	15	200 .	400	500	600 .	110	-120	20	60

Peak Gate Power Dissipation, PGM (4)	. 10 Watts for 10 Microseconds (See Chart 4)
Average Gate Power Dissipation, PG(AV)	0.5 Watts
Peak Gate Current, I <sub>GM</sub> (4)	See Chart 4
Peak Gate Voltage, V <sub>GM</sub> (4)	See Chart 4
Storage Temperature, T <sub>stg</sub>	
Storage Temperature, T <sub>stg</sub>	
Surge Isolation Voltage (5)	



TYPICAL CHARACTERISTICS VOLT-AMPERES



TERMINAL ARRANGEMENT

#### NOTES:

- 1. At the case reference point (see outline drawing) temperature of 80°C maximum (except 75°C maximum for SC142 and SC149) and 360° conduction.
- 2. Ratings apply for zero gate voltage only. Ratings apply for either polarity of main terminal 2 voltage referenced to main terminal 1.
- 3. Ratings apply for either polarity of main terminal 2 referenced to main terminal 1.
- Ratings apply for either polarity of gate terminal referenced to main terminal 1.
  - soluted tab truck only. Rating applies from main ferminate I and 2 and pate terminate of device mounting surface. Test voltage is 50 or 60 Hz sinusoidal wave form applied for one minute. Rating applies over the entire device operating temperature range.

38

ISOLATED TAB NON-ISOLATED TAB SC140, 2, 7 SC141, 3, 6, 9, SC151

# CHARACTERISTICS

TEST	SYMBOL	MIN.	TYP.	MAX.	UNITS	TEST CONDITIONS	REF. NOTE
Repetitive Peak Off- State Current	$1_{ m DRM}$				·mΛ	V <sub>DRM</sub> = Maximum Allowable Rep tive Off-State Voltage Rating	eti- l
						Gate Open Circuited	
	,			0.1	ļ	$T_C = +25^{\circ}C$	
· —				0.5		$T_C = +100^{\circ}C$	
Peak On-State Voltage	V <sub>TM</sub>	; !		· 	Volts	$T_C$ = +25°C, $I_{TM}$ = 1 msec., Wide Pulse, Duty Cycle $\leq 2\%$	1
SC140		_	_	1.85	·	I <sub>TM</sub> = 9.2 A Peak	
SC141				1.83		I <sub>TM</sub> = 8.5 A Peak	
SC142			_	1.75	]	I <sub>TM</sub> = 11.5 A Peak	
SC143			_	1.55	]	ITM = 11.5 A Peak	,
SC146		-	_	1.65		I <sub>TM</sub> = 14 A Peak	•
SC147		· -		1.50		ITM = 14 A Peak	
SC149		_	_	1.65	1 ·	I <sub>TM</sub> = 17. A Peak	
SC151		-		1.52	}	ITM = 21 A Peak	
Critical Rate-or-Rise of Off-State Voltage	dv/dt				Volts/µsec	T <sub>C</sub> = +100°C, Rated V <sub>DRM</sub> Gate Open Circuited	1
(Higher values may cause device switching)						Exponential Voltage Waveform	
SC140, SC141		30	100				
SC142, SC143		50	150				
SC146, SC147	<del></del>	100	150		1	1	1
<b>S</b> C149		- 100	200	_			
SC151		100	250	_	• •		
Critical Rate-of-Rise of Commutating	dv/dt(e)	4		-	Volts/μsec	I <sub>T(RMS)</sub> = Rated Maximum Allow- able RMS On-State Current, V <sub>DRN</sub>	1, 4
Off-State Voltage (Commutating dv/dt)		,				= Maximum Rated Peak Off-State Voltage, Gate Open Circuited.	
DC Gate Trigger	l <sub>G</sub> τ	ļ. 	, '		mAdc	$V_D = 12 \text{ Vdc}$	2
Current				Ĺ	<u>]</u>	TRIGGER MODE RL T	C
				50	]	MT2+ Gate + , 100 Ohms	•
•				50	_	MT2- Gate - 100 Ohms +2:	5°C
				50	<u>[</u>	MT2+ Gate - 50 Ohms	
			_	80		MT2+ Gate + 50 Ohms	
				80		MT2- Gate - 50 Ohms -40	°C
		-	-	80		MT2+ Gate - 25 Ohms	
DC Gate Trigger	V <sub>CT</sub>		,		Vdc	$V_D = 12 \text{ Vdc}$	2
Voltage			Ĺ	ł		TRIGGER MODE RL T	c .
	·	_	-	2.5		MT2+ Gate + 100 Ohms	
•		-		2.5	<u> </u>	MT2- Gate - 100 Ohms +2:	s°C
		-	_	2.5	]	MT2+ Gate - 50 Ohms	
	'		-	3.5	], ,	. MT2+ Gate + 50 Ohms	
		_	_	3.5		MT2- Gate - 50 Ohms -40	°C
		_	<u> </u>	3.5		MT2+ Gate - 25 Ohnis	
DC Gate Non-Trigger	V <sub>GD</sub>	0.2	_		Vdc	THIGGER MODE RL T	c. 2, 3
Voltage		Ì			1.	MT2+ Gate +	
•		• .				MT2 Gate - 1000	,0°C
	` ;	ļ* .	1		,	MT2+ Gate - Ohms +10	00°C
			1	J -	!	MT2 - Gate +	

				·	<b>.</b>		(Southing)
TEST	SYMUOL	MIN.	TYP.	MAX.	UNITS	TEST CONDITIONS	REF. NOTE
DC Holding Current	l <sub>II</sub>				mAdc	Main Terminal Source Voltage = 24 Vdc Peak Initiating On-State Current = 0.5 A 0.1 milliseconds to 10 milliseconds wide pulse, Gate Trigger Source = 7V, 20 Ohms.	
				50	[	T <sub>C</sub> = +25°C	<u>-</u>   .
		, –		100	<u></u>	$T_C = -40^{\circ}C$	
DC Latching Current	IL.				mAdc	Main Terminal Source Voltage = 24 Vdc Gate Trigger Source = 15V, 100 Ohms, 50µsec pulse width, 5 µsec rise and fall times maximum  TRIGGER MODE  TC	1
Ì				100	{	MT2 + Gate +	
	]		<del></del>	100	}	MT2 - Gate - +25°C	İ
			<u> </u>	200	{	MT2 + Gate -	1
1	1	-		200		MT2 + Gate +	-}
			<del></del>	200	.,	MT 2 - Gate40°C	
			_	400		MT2 + Gate -	ķ
Steady State Thermal Resistance	Reja	-	_	75	°C/Watt	Junction-to-Ambient	1, 5
Steady State Thermal Resistance	R <sub>0 JC</sub>				°C/Watt	Junction-to-Case This characteristic is useful as an	1, 6
SC140				3.1	]	acceptance test at an incoming in-	1
SC141			_	3.0	]	spection station.	1
SC142				3.3	]	1	1
SC143				3.2.	]		
SC146			-	2.2			ł
SC147			<u> </u>	2.5			
SC149				2.0			1
SC151	ļ		<del>-</del> -	2.0	<u> </u>		
Apparent Thermal Resistance	Rθ JC(ac)	,			°C/Watt	Junction-to-Case This characteristic is useful in the	7
SC140				2.04	]	calculation of junction temperature rise above case temperature for AC	
SC141			<u>  </u>	2.22	1	current conduction.	
SC142	<b></b>			2.31	1		
SC143		<del>  -</del>	<del>-</del>	1.97	}	1	
SC146	<b>}</b>	<del>  =</del> _		1.50	1		
SC147	ļ	<del>  = -</del>	<del></del>	1.69	1		
SC149			<del>  -</del> -	1.52	1	,	
SC151		-	-	1.10			·

#### NOTES:

- Characteristic values apply for either polarity of main terminal 2 referenced to main terminal 1.
- 2. Main terminal 1 is the reference terminal for main terminal 2 and
- 3. With VD equal to maximum allowable off-state voltage.
- 4. Values for these test conditions are:

Device	Commutating di/dt	ТC	
SC140	3.5 A/mscc	+80°C	
SC141	, 3.2 A/msec	+80°C	
SC142	4.3 A/msec	+75°C	
SC143	4.3 A/msec	+80°C	
SC146 / SC147	5.4 A/msec	+80°C	
SC149	6.4 A/msec	+75°C	
SC151	8.1 A/msec	+80°C	


- The junction-to-ambient value is under worst case conditions; i.e., with No. 22 copper wire used for electrical contact to the terminals and natural convection cooling.
- 6. Junction-to-case steady-state thermal resistance (R@3c) is tested in accordance with EIA-NEMA Standard RS-397, Section 3.3.2, which states: "Thermal characteristics are to be measured with the decomperating in only one direction." The values listed are the limitable for either direction. For non-isolated devices, the MT2 lead temperature reference point is approximately equal to the case temperature reference point (see outline drawing).
- Apparent thermal resistance applies for a 50 or 60 Hz full sine wast
  of current. It can be calculated with the following formula:


Apparent thermal resistance =  $\frac{T_{J(max)} - T_{C}}{P_{T(AV)}}$ 


where: Tj(max) = maximum junction temperature


TC = case temperature
PT(AV) = average on-state power

See Reference Chart 12.











## NOTES:

- 1. ITM = 1 msec, pulse, duty cycle 2%.
- Curves apply for either polarity of main terminal 2 referenced to main terminal 1.


SC147









4. GATE CHARACTERISTICS AND RATINGS



5. MAXIMUM DC GATE VOLTAGE TO TRIGGER VERSUS CASE TEMPERATURE



6. MAXIMUM DC GATE CURRENT TO TRIGGER VERSUS CASE TEMPERATURE



7. MAXIMUM GATE CURRENT TO TRIGGER VERSUS GATE PULSE WIDTH



110


100

60HZ


90 50HZ

ISOLATED TAB NON-ISOLATED TAB SC140, 2, 7 SC141, 3, 6, 9, SC151







8. MAXIMUM DC HOLDING CURRENT VERSUS CASE TEMPERATURE




9. NORMALIZED DEVICE RATED COMMUTATING DI/DT VERSUS COMMUTATING DV/DT




SC140/SC141




- Gate control may be lost during and immediately following the surge current interval.
- Current surge may not be repeated until junction temperature has returned to within steadystate rated value.
- 3. Junction temperature immediately prior to surge = 40°C to 100°C.



10. MAXIMUM ALLOWABLE PEAK FULL CYCLE SURGE (NON-REPETITIVE) ON-STATE CURRENT



### 11. SUBCYCLE SURGE (NON-REPETITIVE) ON-STATE CURRENT AND 12t RATINGS




SC143/SC146/SC149/SC151


#### NOTES:

- Curve defines temperature rise of either junction above case temperature-for equal amplitudes symmetrical sine wave current at 50 and 60 Hz.
- Curve considers junction remperature measured immediately after the final cycle of current.
- Gate will regain control if temperature is maintained below rated value and load current is reduced or maintained at RMS value.
- For more than 100 cycles of current the case temperature rise must be observed and used in calculating the total junction temperature.
- Junction temperature rise above case is defined as apparent transient thermal al impedance times average conduction power dissipated during full cycle conduction.
- Apparent steady-state value is not the same as JEDEC value listed os steadystate in characteristics table.

12. MAXIMUM APPARENT TRANSIENT THERMAL IMPEDANCE (50 AND 60 Hz SINE WAVE OPERATION)



SYMBOL	INC	HES	METR	METRIC MM		INCHES		METRIC MM	
	MIN	MAX	MIN	MAX	SYMBOL	MIN	MAX	MIN	MAX
Δ	. 160	. 190	4.06	4.83	N	.095	.105	2.41	2.67
В	054	TYP.	1.37	TYP.	ОP	.141	.145	3.58	3.68
Øb	.029	.035	.73	.89	0	.118	REF	3.00	O REF.
С	.110	.120	2.79	3.05	R	.0015	.004	T	.10
D	.560	.650	14.23	16.51	S	.570	.590	14.47	14 99
E	.390	.420	9.90	10.67	T	-	.220	<u> </u>	5.59
•2	.190	.210	4.82	5.33	V .	.040	.070	1.01	1.78
F	.040	.055	101	1.39	w	.020	.030	.50	.76
G	· -	.065	_	1.65	Z	! 72	202	4 36	5 13
H <sub>1</sub>	.240	260	6.09	6.60	AA	.087	.097	2.20	2 46
J	.085	.115	2 15	2.92	AB	.120	.130	3.04	8.30
K	054	REF.	1.37	REF	AC	.025	.035	63	.89
L	.500	-	12.70		AD.	.045	.055	1.14	1.40
Ŀs	.360	-	9.14		AE '	.353	433	8.96	11 00
M	.232	.236	5.89	5.99	11		Ţ		•



1391


# POWER PAC TRIAC PART NUMBER DESIGNATION


•	SC1 40	B 2	•	
POWER PAC TRIAC		LEAD FOR	MING CONFIGURA	TIONS
CURRENT RATING & ISOLATION		VOLTAGE RATING	•	
40 = 6.5 A RMS Isolated	•	B = 200 Volts	None = Standard	Type 1
41 = 6 A RMS Non-Isolated	•	D = 400 Volts	2 =	Type 2
42 = 8 A RMS Isolated		E = 500 Volts	3.≖	Type 3
43 = 8 A RMS Non-Isolated	•	M = 600 Volts	4 =	Type 4
46 = 10 A RMS Non-Isolated			5 =	Type 5
47 = 10 A RMS Isolated	•	•	6 =	Type 6
49 = 12 A RMS Non-Isolated	•		NOTE: See Outline	Desuise
51 = 15 A RMS Non-Isolated	•	,	110.11. 000 00111116	O TOWNING

#### TYPICAL CIRCUITS

Triacs are especially useful in AC lamp dimming because of their ability to conduct in both directions.

The circuit shown here incorporates General Electric's ST4 asymmetrical AC trigger integrated circuit. This device greatly reduces the snap-on effects that are present in symmetrical trigger circuits and minimizes control circuit hysteresis. This performance is possible with a single RC time constant, whereas a symmetrical circuit of comparable performance would require at least three additional passive components.





The SC151D, in combination with an optically-isolated SCR (4N40), allows this highly transient immune. TTL compatible, zero voltage switching design for a normally open 15 ampere solid-state relay. Zero voltage crossing is sensed via the base emitter diode drop of the 2N3859 which then allows the 4N40 SCR portion to be triggered and apply gate signal to the SC151 triac. The transient immunity is designed in through use of the GE-MOV®, the snubber network and the choice of 400 volt semiconductors.

	IAC, TRIGGE	R AND APPLICATION INFOR	MATION AVAIL	ABLE FROM GENERAL ELECTRIC
PUBLICATION NUMBER	TRIAC	SPECIFICATION SHEETS	PUBLICATION NUMBER	APPLICATION NOTES
175.13	SC136		200.35	Using the Triac for Control of AC Power
175.34	Hermetic Tr	iacs	200.53	Solid State Incandescent Lighting Controls
	TRIGGE	R SPECIFICATION SHEETS	201.12	500 Watt AC Line Voltage and Power
175.30 175.32	ST2 ST4	(Diac) (Asymmetrical AC Trigger)	201.19	Regulator RF Filter Considerations for Triac & SCR Circuits
65.32	2N4992	(Silicon Bilateral Switch)	201.24	Thyristor Selection for Incandescent Lamp
		BILITY REPORT		Loads
95.29	Glassivated 1	Triac Reliability Report	200.55	Thermal Mounting Considerations for Plas- tic Power Semiconductor Packages

# Silicon Unijunction Transistors





48

2N489 A. B

2N494, A. B

The General Electric School Unjunction Transistors are three-terminal devices having a stable "N" type negative resistance characteristic over a wide temperature range. A stable peak point and a high peak current rating make these devices useful in oscillators, timing circuits, trigger circuits, and bistable circuits, where it can serve the purpose of two conventional school transistors. General Electric's Fixed Bed Construction makes these transistors extremely reliable under severe conditions of mechanical shock, vibration, centrifugal force, and thermal shock it also provides a lower terminal resistance and improved uniformity of electrical characteristics. These transistors are hermetically scaled in welded cases.





#### SEATURES

- \* Stable Operation over Wide Temperature Range
- Low Leakage Current
- Low Peak Point Current
- Guaranteed Minimum Pulse Voltage

# absolute maximum ratings\*


Total RMS Power Dissipation-Unstabilized	450'	niw
Total RMS Power Dissipation—Stabilized	600'	niw
RMS Emitter Current	70	n i â
Peak Emitter Current* (T: = 150°C)	2	amps
Emitter Reverse Voltage (T: = 150°C)	60	volts
Operating Temperature Range .	-65  to  +140	°C
Operating Temperature Range—Stabilized	-65  to  +175	-C
Storage Temperature Range	-65  to  +175	. C

1. Derate 3.9 mw/°C increase in amb, temp. (Thermal resistance to case = 0.16°C mw) 2. Derate 2.6 mw/°C increase in amb, temp. (Thermal resistance to case = 0.08°C mw) 3. Under normal operation, thermal runaway conditions cannot exist with the UJT up to a junction temperature of 140°C since the temperature coefficient of R<sub>80</sub> is positive below this temperature and L<sub>10</sub> is negligible. For this reason an unstabilized power rating can be used with the UJT which is derated to zero at 140°C. The UJT can be used at temperatures above 140°C but in this case external resistance must be used in the emitter and interbase circuits to limit the power dissipation and prevent thermal runaway. The power rating for this condition is the stabilized power, rating and is derated to zero at 175°C. It is also important to provide circuit stabilization in the interbase circuit when the UJT is used in pulse type applications since the instantaneous temperature of the silicon could rise to a high enough value to permit runaway. 4. Emitter peak current should be limited to two amperes for discharge capacitances up to 10°fd, with a peak point voltage of 30 volts. For higher values of C or V<sub>0</sub>, resistance must be added in series with the capacitor to protect the emitter circuit.

# description

General Electric's Silicon Unijunction Transistor consists of an "N" type silicon har mounted between two ohmic base contacts with a "P" type emitter near base-two. The device operates by conductivity modulation of the silicon between the emitter and base-one when the emitter is forward biased. In the cutoff, or standby condition, the emitter and interbase power supplies establish potentials between the base contacts, and at the emitter, such that the emitter is back biased. If the emitter potential is increased sufficiently to overcome this bias, holes (minority carriers) are injected into the silicon bar. These holes are swept toward base-one by the internal field in the bar. The increased charge concentration, due to these holes, decreases the resistance and hence decreases the internal voltage drop from the emitter to base-one. The emitter current then increases regeneratively until it is limited by the emitter power supply. The effect of this conductivity modulation is also noticed as an effective modulation of the interbase current.

\*25\*C, unless otherwise specified.



2N489, A. B. THROUGH 2N494, A. B.

# electrical characteristics: (at 25 C unless otherwise noted)

eral Electric Unijunction Transistors are specified priily in three ranges of stand-off ratio and two ranges of interbase resistance. Each range of stand-off ratio has limits of  $\pm 10\%$  from the center value and each range of interbase resistance has limits of  $\pm 20\%$  from the center value.

						MUMIXAM			MIN	MUM
	Intrinsic Standoff Ratio	Interbase Resistance			Emitter Saturation Emitter Reverse Current Valtage				Valley Point Current	Base One Peak Puise Voltage
Type No.	(See note 1) V <sub>KH</sub> == 10V	(See . note 2) Ven == 3V	11 = 50 ma V <sub>HR</sub> = 10V	Iд ::: 50 ma Уин ::: 10У	V <sub>h∀F</sub> ≔ 60∨	T <sub>1</sub> := 150°C V <sub>H20</sub> := 10V	V <sub>B:0</sub> : ≕ 30V	V <sub>BP</sub> = 25V	R <sub>n:</sub> == 10012 V <sub>nn</sub> == 20V	ISee note 3
	. 7	Ricus	lazanata ma	Veissti	leno µa	tener ua	ι Ιεκο <b>μα</b>	lι μα	l, ma	Vk; volts
TO-5	ì	Min. Max.	-	,		1			,no	70.115
2N489	.51 .62	4.7 6.8	6.8 22	5	2	20		12	8	
2N489A	.51 .62	4.7 6.8	6.8 22	4	2 .	20		12	8	3
2N489B	.51 .62	4.7 6.8	6.8 22	4	2	20	0.2	6	8	3
2N490	51 .62	6.2 9:1	6.8 22	5	2	20		12	8	
2N490A	.51 .62	6.2 9.1	6,8 22	4	2 ,	20		12	8	3
2N490B	.51 .62	6.2 9.1	6.8 22	4	2	20'	0.2	- 6	8	3
2N491	.56 .68	4.7 6.8	6.8 22	5	2	20		12	8	
2N491A	.56 .68	4.7 6.8	6.8 22	4.3	2	20		12	8	3
2N491B	.56 .68	4.7 G.8	6.8 22	4.3	, 2	20	0.2	6	8	3
2N492	.56 .68	6.2 9.1	6.8 22	5	2	20	,	12	8	
2N492A	.56 .68	6.2 9.1	6.8 22	1.3	2	20		12	8	3
2N492B	.56 .68	6.2 9.1	6.8 22 1	4.3	2	20	0.2	6	8	3
2N493	.62 .75	4.7 6.8	6.8 22	5	2	20		12	8	
2N493A	.62 .75	4.7 6.8	6.8 22	4.6	2	20		12	8	-3
2N493B	.62 .75	4.7 6.8	6.8 22	4.6	2	20	0.2	6	8	3
2N494	.62 .75	6.2 9.1	6.8 22	5	2	20		12	8	
2N494A	.62 .75	6.2 9.1	6.8 22	4.6	. 2	20		12 .	8	3
2N494B	.62 .75	6.2 9.1	6.8 22	4.6	2	20	0.2	6	8	3

#### notes:

1. The intrinsic standoff ratio,  $\eta$ , is essentially constant with temperature and interbase voltage,  $\eta$  is defined by the equation:

$$_{P}=\pi \text{ V}_{BB}\pm \frac{200}{T_{J}}$$


Where

Vr = Peak point, emitter voltage

Var = Interbase voltage

T<sub>1</sub> = Junction Temperature (Degrees Kelvin) 2. The interbase resistance is nearly obmic and increases with temperature in a well defined manner. The temperature coefficient at 25°C, is approximately 0.8%. °C.

3. The base-one peak pulse voltage is measured in the circuit at right. This specification on the A and B versions is used to ensure a minimum pulse amplitude for applications in SCR firing circuits and other types of pulse circuits.




UPOLA LAST ALL TYPES


2N489-94, A, B


# EMITTER CHARACTERISTICS


50



Static Emitter Characteristic curves showing important parameters and measurement points (exaggerated to show details).









CHARACTERISTICS

TOTAL VENDERATURE - TA - OCCUPIES CENTIGRADE


EMITTER REVERS



# EMITTER REVERSE CURRENT CHARACTERISTICS




# STATIC EMITTER CHARACTERISTICS AT PEAK POINT




EMITTER VOLTAGE FALL TIME VS. CAPACITANCE IN RELAXATION OSCILLATOR

# INTERBASE CHARACTERISTICS


2N489-94, A. B.




Static Interbase characteristic curves showing important parameters and reconstrument points.



VARIATION OF RBB WITH TEMPERATURE





VARIATION OF RBB WITH VOLTAGE




INTERBASE CHARACTERISTIC CURVES


**51** 








STATIC INTERBASE CHARACTERISTICS



12

#### DESIGNING FIRING CIRCUITS



#### Period of Relaxation Oscillator


 $r \equiv R_i C_i \ln \left(\frac{1}{1-\eta}\right)$ 

Maximum Value of R<sub>1</sub> for oscillation
(-55°C to +140°C)
R<sub>1</sub> (max) = 430 V<sub>1</sub>° (except B versions)
R<sub>1</sub> (max) = 1800 V<sub>1</sub>° (B versions only)


The Period in Seconds

C1 = Capacitance in Farads


R<sub>1</sub> = Resistance in ohms V<sub>1</sub> = Supply voltage in volts





# VBB(MIN) VS. C1 FOR SCR FIRING



MINIMUM TRIGGER AMPLITUDE AS A FUNCTION OF TRIGGER PULSE WIDTH FOR TURN-ON OF UJT TRANSISTORS







# Von CHARACTERISTICS

## REFERENCES:


- 1. "Notes on the Application of the Silicon Unijunction Transistor," 90.10.
- 2. "General Electric Controlled Rectifier Manual." Fifth Edition.



The General Electric PUT is a three-terminal planar passivated PNPN device in the standard plastic low cost TO-98 package. The terminals are designated as anode, anode gate and cathode.

The 2N6027 and 2N6028 have been characterized as Programmable Unijunction Transistors (PUT), offering many advantages over conventional unijunction transistors. The designer can select R<sub>1</sub> and R<sub>2</sub> to program unijunction characteristics such as  $\eta$ , R<sub>BB</sub>, I<sub>P</sub> and I<sub>V</sub> to meet his particular needs.

The 2N6028 is specifically characterized for long interval timers and other applications requiring low leakage and low peak point current. The 2N6027 has been characterized for general use where the low peak point current of the 2N6028 is not essential. Applications of the 2N6027 include timers, high gain phase control circuits and relaxation oscillators.



## 10 Outstanding Features of the PUT:

- Planar Passivated Structure
- 2. Low Leakage Current
- 3. Low Peak Point Current
- 4. Low Forward Voltage
- 5. Fast, High Energy Trigger Pulse
- 6. Programmable n
- 7. Programmable RBB
- 8. Programmable Ip
- 9. Programmable Iv
- 10. Low Cost

## Applications:


- SCR Trieger
- Pulse and
- Timing Circuits
- Oscillators
- Sensing Circuits
- Sweep Circuits

70, 7072	
DEMONSTANCE	- ( -

	I Red	cwts	. 412.0	C C #3
SAMBOL	414	442	414	- 22
A	170	265	4 52	673
401	216	019	464	463
. 0	-63	205	4 19	\$ 21
T :	110	155	2 7 9	: ₩
	993	103	2 41	2 07
•.	245	088	14	40
	100		12 PC	
Q.		075		96 <sup>1/2</sup>
	980	119	\$ C3	3


Operation of the PUT as a unijunction is easily understood. Figure 1(a) shows a basic unijunction circuit: Figure 2(a) shows identically the same circuit except that the unijunction transistor is replaced by the PUT plus resistors R<sub>1</sub> and R<sub>2</sub>. Comparing the equivalent circuits of Figure 1(b) and 2(b), it is seen that both circuits have a diode connected to a voltage divider. When this divide becomes forward biased in the unijunction transistor, R<sub>1</sub> becomes strongly modulated to a lower resistance value. This generates a negative resistance characteristic between the emitter E and base one  $(B_1)$ . For the PUT, the resistors  $R_1$  and  $R_2$  control the voltage at which the diode (anode to gate) becomes forward biased. After the diode conducts, the regeneration inherent in a PNPN device causes the PUT to switch on. This generates a negative resistance characteristic from anode to cathode (Figure 21b)) simulating the modulation of  $R_1$  for a conventional unijunction.

Resistors R<sub>B2</sub> and R<sub>B1</sub> (Figure 1(a)) are generally unnecessary when the PUT replaces a conventional UJT. This is illustrated in Figure 2(c). Resistor R<sub>B1</sub> is often used to bypass the interbase current of the unijunction which would otherwise trigger the SCR. Since  $R_1$  in the case of the PUT, can be returned directly to ground there is not current to bypass at the SCR gate. Resistor  $R_{\rm B2}$  is used for temperature compensation and for limiting the dissipation in the UJT during capacitor discharge. Since R<sub>2</sub> (Figure 2) is not modulated, R<sub>B2</sub> can be absorbed into it.




Equivalent Circuit

Resistance Characteristic




2(a) PUT Replacing **UJT** in Typical Circuit 1(a)



Equivalent


Using PUT





2(b) UJT 2(c) Simplified Typic Circuit 1(a)

Circuit

Figure 1 Unijunction Transistor







IGAO

Figure 3

electrical characteristics: (25°C) (unless otherwise specified)

Capacitive Discharge Energy††

\*Total Average Powert

\*Operating Ambient†

Temperature Range

† Derate currents and powers 1%/2 C above 25°C

if L = 1/2 CV2 capacitor discharge energy with no current limiting -


Temperature


	,			027 3T1)		3T2)	• • • • • • • • • • • • • • • • • • •
·'		Fig. No.	Min.	Max.	, Min.	Max.	
*Peak Current (V <sub>s</sub> = 10 Volts)	Ip	3	•	•	÷		
$(R_G = 1 \text{ Meg})$	•			2		15 μΑ	IGAO
$(R_G = 10 \text{ k})$				5		1.0 µA	- T
*Offset Voltage (V = 10 Volts) .	$V_{T}$	3					
$(R_G = 1 \text{ Meg})$			.2	1.6	.2 ,	, .6 Volts	,
$(R_G = 10 \text{ k})$		•	2	.6	.2	.6 Volts	Figure 4
*Valley Current (V = 10 Volts)	Ιv	3	•				•
$(R_G = 1 Meg)$				50	•	25 μΑ	,
$(R_G = 10 k)$			70		25	μΑ	·
$(R_G = 200 \Omega)$		•	`1.5		1.0	mA	·
Anode Gate-Anode Leakage Current							
$\bullet (V_s = 40 \text{ Volts}, T = 25^{\circ}C)$	IGAC	. 4		- 10		10 nA	IGKS
(T = 75°C)				100 /		. 100 nA	
Gate to Cathode Leakage Current			, ,			•	
$(V_{\perp} = 40 \text{ Volts, Anode-cathode short})$	$l_{GKS}$	5	•	100		100 nA	1 半 章*
*Forward Voltage (l <sub>1</sub> : = 50 mA)	V <sub>F</sub>		٠.	1.5		1.5 Volts	1 1 T
*Pulse Output Voltage	V <sub>O</sub>	6	6	•	. 6	Volts	
Pulse Voltage Rate of Rise	tr	6	1	80		80 nsecs.	Figure 5
•						•	•

250 µJ


300 mW

-50°C to +100°C





511



# **APPLICATIONS**

# TYPICAL UNIJUNCTION CIRCUIT CONFIGURATIONS


Here are four ways to use the PUT as a unijunction. Note the flexibility due to "programmability." Applications from long time interval latching timers to wide range relaxation oscillators are possible.


# HOUR TIME DELAY SAMPLING CIRCUIT


This sampling circuit lowers the effective peak current of the output PUT, Q2. By allowing the capacitor to charge with high gate voltage and periodically lowering gate voltage, when Q1 fires, the timing resistor can be a value which supplies a much lower current than 1p. The triggering requirement here is that minimum charge to trigger flow through the timing resistor during the period of the Q1 oscillator. This is not capacitor size dependent, only capacitor leakage and stability dependent.

#### 1 SECOND, 1kHz OSCILLATOR

Here is a handy circuit which operates as an oscillator and a timer. The 2N6028 is normally on due to excess holding current through the 100 kohm resistor. When the switch is momentarily closed, the 10 µF impactor is charged to a full 15 volts and 2N6028 st. oscillating (1.8 Meg and 820 pF). The circuit latenes when 2N2926 zener breaks down again.








The General Electric SUS is a silicon planar, monolithic integrated circuit having thyristor electrical characteristics closely approximating those of an "ideal" four layer diode. The device is designed to switch at 8 volts with a 0.02%/°C temperature coefficient. A gate lead is provided to eliminate rate effect, obtain triggering at lower voltages and to obtain transient free wave forms.

Silicon Unilateral Switches are specifically designed and characterized for use in monostable and bistable applications where low cost is of prime importance. These devices are in the TO-18 hermetic package.



#### Applications Include:

• SCR Triggers

- Ring Counters
- · Cross Point Switching
- Frequency Dividers
- · Over-Voltage Sensors

# absolute maximum ratings:


# (25°C free air) (unless otherwise specified)


Starage Temperature Range	-65 to +150	C
Junction Temperature Range	-55 to $+125$	, *C
Power Dissipation*	300	mW
Peak Reverse Voltage	-30	Volts
DC Forward Anade Current*	175	mA
DC Gate Current*†	. 5	mA
Peak Recurrent Forward Current (1% duty cycle, 10 used pulse width, $T_{\rm v} = 100\%$ )	1.0	Amp
Peak Non-Recurrent Forward Current (10 µsec pulse width, T <sub>v</sub> = 25°C)	5.0	Amps

••

# CIRCUIT SYMBOL

EQUIVALENT CIRCUIT





ALL DIMEN WINCHES AND AN

# electrical characteristics: (25°C) (unless otherwise specified)

		2N498J		2N4986			
STATIC		Min. Typ	, Max.	Min,	Дур.	Ma×.	
Forward Switching Voltage	· V.	6.0	10.0	7.0	,	9.0	Volts
Forward Switching Current	I.		500	•		200	Aنر
Holding Current	. In		1.5			.75	mA
Reverse Current ( $V_{\pi} = -30V$ , $T_{\star} = 25$ °C) ( $V_{\pi} = -30V$ , $T_{\star} = 100$ °C)	I.		0.1 10.0			0.1 10.0	μ <b>Α</b> μ <b>Α</b>
Forward Current (off state) $(V_F = 5V, T_A = 25^{\circ}C)$ $(V_F = 5V, T_A = 100^{\circ}C)$	I. I.	'	1.0 10.0			0.1 10.0	μ <b>Α</b> μ <b>Α</b>
Forward Voltage Drop (on state) (1, = 175 mA)	Vr		1.5	•		1.5	Volts
Temperature Coefficient of Switching Voltage ( $T_{\star}=-55^{\circ}C$ to $+100^{\circ}C$ )	Te	±.02			±.02		%/°C
DYNAMIC	•						٠
Turn-on Time (See Circuit 1)	t		1.0			1.0	usec
Turn-off Time (See Circuit 2)	tr		25.0			25.0	μsec
Peak Pulse Voltage (See Circuit 3)	V <sub>o</sub>	3.5		3.5	*		Volts
Capacitance (OV., f = 1 MHz)	C.	2.5			2.5	•	рF

<sup>\*</sup>Derate linearly to zero at 125°C.

<sup>†</sup>This rating applicable only in OFF state.


Maximum gate current in conducting state limited by maximum power rating.

Static Characteristics


Circuit 1

Circuit 2


Turn-on Time, tun









Turn-on time is measured from the time the anode voltage first reaches V, to the time where the anode voltage has fallen 90% of the difference between Vs and Vs.




The turn-off test is begun with the SUS in conduction and the relay contacts open: At t = 0 the contacts close and the anode is driven negative. C is adjusted downward, so that when the anode voltage becomes positive, the SUS just remains on. The turn-off time, turn, is the time between initial contact closure and the point where the anode voltage passes up through zero volts. The capacitor is allowed to fully charge to 5 volts, at which time the contacts are reopened and the SUS triggers on.

7 نرا ,O IOKΩ Circuit 3 IOma ec v. 20N MIN.








## **APPLICATIONS**


## BINARY DIVIDER CHAIN

Uses fewer components than transistor flip flops. Output at "B" gives transient free waveform.




# MOTOR SPEED CONTROL

Switching action of the 2N4986 allows smaller capacitors to be used while achieving reliable thyristor triggering.



# **PULSE SHARPENERS**

SUS is used to generate a rapid rise or fall time by using energy stored in a capacitor.



0294

+74

330 A7K A7K A7K A7K OI OI OI

SUS-2N4986

RING COUNTER FOR INCANDESCENT LAMPS

3.3k

### DISPOSITIVOS Y CIRCUITOS ELECTRONICOS

EL AMPLIFICADOR OPERACIONAL

ING ROBERTO MACIAS PEREZ

SEPTIEMBRE, 1984.

# EL AMPLIFICADOR OPERACIONAL

Un amplificador operacional es un amplificador de alta ganancia y acoplamiento directo que usa la realimentación para controlar sus características.

El término Amplificador Operacional se debe a que original mente se utilizó para llevar a caca operaciones matemáticas tales como la suma, la resta, la decivación y la integración. Dadas las posibilidades y la economía de los amplificadores operacionales integrados disponibles en la actualidad; su uso se ha extendido a todos los campos de la electrónica analógica; tales como la instrumentación, el control, las comunicaciones, la computación analógica y aún como parte integrante de sistemas digitales.

#### SIMBOLO

El símbolo del amplificador operacional es un triángulo que apunta en dirección de la salida; y que posee además dos entradas marcadas una con un signo (+) y otra con un signo (-) cumo se observa en la figura (1.1).




Fig. 1.1 Simbolo del Amplificador Operacional

Además de las tres terminales mencionadas (dos de entrada y una de salida); en amplinicador operacional tiene otras terminales que les sirven para polarizarlo, hacerajustes y compensaciones.

Externamente un amplificador operacional integrado presenta diferentes aspectos; según sea el encapsulado que tenga como se observa en la Fig. (1.2).




Fig. (1.2) Diferentes tipos de encapsulados del amplificador operacional integrado.

Internamente, el amplificador operacional integrado, consta de varios amplificadores transistorizados en serie y acoplados directamente para obtener la alta ganancia que lo caracteriza; entre los amplificadores que lo forman se encuentran los pares diferenciales y darlington; los cambiadores de nivel y los amplificadores de potencia; además de las fuentes de corriente; todos estos circuitos se encuentran en un microcircuito de silicio de aproximadamente 2 mm² En la Fig. (1.3) se muestra el diagrama ue un ampli--

ficador operacional integrado donde se puede observar el número de transistores que lo constituyen; este número varia de acuerdo al tipo de amplificador operacional que se trate ya que esto determina la compleji dad y las características especiales de cada uno de




Fig. (1.3) El Amplificador Operacional Integrado. Diagrama de sus carcuitos internos.

# EL AMPLIFICADOR OPERACIONAL IDEAL

#### 2. EL AMPLIFICADOR OPERACIONAL IDEAL.

El amplificador operacional ideal es un MODELO, que se utiliza para representar el amplificador operacional

real y que <u>no</u> considera algunas de las limitaciones del amplificador real, sin embargo es un modelo muy útil para comprender las bases del análisis de circuitos con amplificadores operacionales, así como sus aplicaciones y diseños de primera aproximación.

2.1: CARACTERISTICAS DEL AMPLIFICADOR OPERACIONAL IDEAL.

Las características del Amplificador Operacional Ideal son las siguientes:

- Ganancia de Voltaje Diferencial de malla abierta

- Ganancia de voltage de modo común

- Resistencia de entrada

- Resistencia de salida.

$$Ro = 0$$

- Ancho de banda

- Desajustes y Corrigientos

cero

- Rapidez de respuesta Infinita De acuerdo a las características anteriores, podemos dar la siguiente representación del amplificador operacional ideal.




Fig. 2:1 Mudelo ideal del amplificador operacional

Donde Vd es el voltaje diferencial aplicado a las entradas del amplificador iseracional y está dado por:

$$Vd = Vx - Vy$$

- 2.2. SIGNIFICADO DE LAS CARACTERISTICAS DEL AMPLIFICA-DOR OPERACIONAL 1054:
- GANANCIA DE VOLTAJE DIFERENCIAL DE MALLA ABIERTA

Significa que al aplicar ena diferencia de tensión entre las terminales 'X' y 'Y'  $\circ$  (-) y (+) igual a Vd y diferente de cero; la salida del amplificador operacional tenderá a ir a  $+\infty$   $\circ$  a  $-\infty$ ; dependiendo del signo de Vd.

Hay que notar que la diferencia Vd, necesita ser tan pequeña como sea para ocasionar que Vo vaya a +∞ó a -∞; en realidad este voltaje está limitado por los voltajes de polarización + Vcc y - Vcc.

#### GANANCIA DE MODO COMUN = O

La ganancia de modo común es el cociente  $\delta$  la relación del voltaje de la salida y un voltaje aplicado a ambas entradas del amplificador operacional (Vic) como se observa en la Fig. (2.2)




Fig. 2.2 (a) Entrada Común (b) Representación usando el modelo ideal.

RESISTENCIA DE ENTRADA Ri = ↔

Significa que no fluye corriente por ninguna de las entradas del amplificador operacional iAún cuando se le aplique un generador que lo excite! Esto es una gran ventaja ya que permite al amplificador acoplarse a cualquier fuente excitadora Fig. (2.3).




Fig. (2.3) Resistencia de entrada

(a) Circuito; (b) Modeló ideal

#### - RESISTENCIA DE SALIDA Ro = o

Significa que dentro del operacional ideal no hay pérdidas de energía y que puede transferir toda la potencia que le sea demandada a una carga de cualquier tamaño que le sea conectada en su salida. No debemos olvidar que el amplificador operacional ideal es sólo un modelo.

# - ANCHO DE BANDA B<sub>W</sub> = 🗢

Decir que el amplificador operacional ideal tiene un ancho de banda infinito significa que sus características NO se modifican con la frecuencia y que, por lo tanto, puede procesar de igual forma señales de cualquier frecuencia, Fig. (2.4).




Fig. (2.4) Ancho de Banda Infinito.

#### - DESAJUSTES Y CORRIMIENTOS' = O

Esta propiedad quiere decir que el operacional presentará una salida igual a cero si la entrada es igual a cero; y que esta propiedad no cambia, ni con el tiempo, ni con la temperatura.

#### - RAPIDEZ DE RESPUESTA = 00

Significa que la señal de la salida no presenta ningún retardo con respecto a la entrada; esto es, responde en un tiempo t=0 a una excitación en la entrada.

#### - CONCLUSIONES:

Podemos decir que el amplificador operacional ideal, es un dispositivo cuya salida responde a una excitación en la entrada en un tiempo igual a cero; que procesa señales de cualquier frecuencia; es capaz de dar cualquier potencia a una carga; no consume poten

cia; su salida es cero si su entrada diferencial es cero y además iTiene una ganancia de Voltaje Diferrencial de Halla Abierta Infinita!

Ce las características anteriores; la más importante es la de Alta Ganancia de Malla Abierta, que aunque iimita las aplicaciones del amplificador en MALLA ABIERTA, en cambio hace que al utilizar una reali-mentación; el amplificador operacional se vuelve un Dispositivo de una gran utilidad ya que es sumamente versatil y relativamente fácil de utilizar, puesto que el comportamiento de los circuitos realimentados depende escencialmente de los elementos externos y no del amplificador operacional mismo.

#### - EJEMPLO:

Se tiene un amplificador operacional ideal conectado a un generador de señales senoidales cuyá amplitud es 1mv y frecuencia fo, como se muestra en la Fig.-- (2.6).

- a) Diga si el voltaje en la salida es senoidal y porqué.
- b) Si el generador representa un transductor de tem peratura-voltaje; diga si se puede usar el cir-cuito de la Fig. (2.7) para medir la temperatura; ¿porqué?




Fig. 2.6 Circuito correspondiente al ejemplo 1.a




Fig. (2.7) Circuito correspondiente al ejemplo 1.b.

En ambos casos la respuesta en NO y la razón es que debido a que la Ganancia de Màlla Abierta tiende a infinito; para cualquier  $Vd \neq 0$   $Vo \rightarrow \frac{1}{2} \Leftrightarrow 0$ ; por lo que el amplificador estará sólo en 2 estados  $+\infty$   $\delta$   $-\infty$ según sea el sentido de la diferencia Vd = Vx - Vy. Así; para el presente caso; Vy = 0 y Vx = Vs y si Vs > 0 Vx - Vy > 0 y por lo tanto Vo irá a  $-\infty$ y en el caso que Vs < 0 Vo irá a  $+\infty$ . Obsérvese la inversión de signos de la salida con respecto a la entrada; por esta razón a la entrada (-) o X se le denomina ENTRADA INVERSORA.

Asimismo debemos observar que si  $\underline{Vs}$  se aplica a la  $\underline{en}$  trada (+)  $\delta$  Y como se observa en la Fig. (2.8) Vo  $\underline{tie}$  ne el mismo signo que  $\underline{Vs}$  por lo que a la entrada (+)  $\delta$  'Y' se le denomina entrada NO INVERSORA.




Fig. (2.8) Aplicando Vs a la entrada (+) o
'Y' a la salida Vo tiene el mismo signo que la entrada.

#### - SISTEMA CON REALIMENTACION NEGATIVA .

En un sistema con realimentación negativa como el de la Fig. (2.9); si la ganancia de lazo es muy grande; la ganancia total o de malla cerrada del sistema depende escencialmente de la ganancia del bloque de realimentación; y es el inverso de ésta.




Fig. (2.9) Diagrama de bloques de un sistema con realimentación negativa de una sola malla.

Donde:

ay - Ganancia de Malla Abierta de la planta

Ve - Variable de excitación del sistema

V<sub>e</sub> - Variable de error

Vo - Variable de salida

V<sub>f</sub> - Variable de realimentación

fy - Ganancia del bloque de realimentación

Podemos plantear las siguientes expresiones:

$$V_0 = a_V \cdot V_e \tag{2.1}$$

$$V_e = V_S - V_e \tag{2.2}$$

$$V_f = f_v \cdot V_0 \tag{2.3}$$

que manipulando algebraicamente podemos ponerla como sigue:

$$\frac{\text{Vo}}{\text{Vs}} = \frac{\text{a}_{\text{V}}}{1 + \text{a}_{\text{V}} \text{f}_{\text{V}}} \tag{2.4}$$

Al término a<sub>v</sub>f<sub>v</sub> se le denomina Ganancia de Lazo y se observa que si este término es mucho mayor que la unidad, entonces Vo está dada por la expresión (2.5)

$$A_{V} = \frac{V_{0}}{V_{S}} = \frac{1}{f_{V}}$$
 (2.5)
$$A_{V} = \frac{1}{f_{V}}$$

Veamos ahora qué sucede con un amplificador operacional con realimentación negativa como el mostrado en la Fig. (2.10)




Fig. (2.10) Amplificador Operacional Ideal Realimentado negativamente y con la entrada Vs aplicada a la entrada inversora.

Si sustituimos el amplificador operacional por su modelo ideal, tendremos, un circuito como el mostrado en la Fig. (2.11).




Fig. (2.11) El circuito de la Fig. (2.10) al sus tituir el amplificador operacional por su modelo ideal.

Donde podemos plantear las siguientes ecuaciones:

$$v_0 = -a_v V d$$
 (2.6)  
 $i_F + i_1 = 0$  (2.7)

$$i_F + i_1 = 0$$
 (2.7)

$$\frac{\text{Vo} - \text{Vd}}{\text{R}_{\text{F}}} + \frac{\text{Vs} - \text{Vd}}{\text{R}_{1}} = 0 \qquad (2.8)$$

$$Vo - Vd + \frac{R_F}{R_1}$$
  $(Vs - Vd) = 0$  (2.9)

$$Vo - Vd \left( 1 + \frac{R_F}{R_1} \right) = -\frac{R_F}{R_1} Vs$$
 (2.10)

de: (2.6)

$$Vd = -\frac{Vo}{a_v} \tag{2.11}$$

en (2.10)

$$Vo + \frac{Vo}{a_V} \left(1 + \frac{R_F}{R_1}\right) = -\frac{R_F}{R_1} \quad Vs \quad (2.12)$$

que se puede simplificar a

$$\frac{\frac{Vo}{VS}}{a_{V} \frac{R_{1}}{R_{F}} + \frac{R_{1}}{R_{F}} + 1}$$
 (2.13)

o bien

$$\frac{V_0}{V_S} = -\frac{\frac{1}{R_1} + \frac{R_1}{avR_2} + \frac{1}{av}}{\frac{1}{av}}$$
 (2.14)

$$\frac{Vo}{Vs} = -\frac{R_F/R_1}{1 + \frac{1}{a_V} + \frac{RF}{a_V R_1}}$$
 (2.15)

Como av

En el limite

$$\frac{\text{Vo}}{\text{Vs}} = -\frac{R_F}{R_1} \tag{2.16}$$

La expresión (2.16) nos dice que la ganancia de voltaje del amplificador depende solamente de la razón de R<sub>F</sub> y R<sub>1</sub> , y el signo negativo significa que la señal de sali da tendrá una inversión con respecto a la entrada; esto es: si la entrada es positiva, la salida es negativa y visceversa. - Por este motivo al amolificador de la Fig. (2.10) se le llama Amplificador Inversor.

Otra forma de hacer el análisis es el considerar que la co rriente que fluye hacia dentro del operacional es igual a cero y que la diferencia de potencial entre las términales inversora (-) y no inversora (+) es cero; esto último se debe a que la ganancia de voltaje de πalla abierta es ο γ a la realimentación negativa.

$$Vo = -a_V Vd \qquad (2.17)$$

$$Vo = -a_V Vd$$
 (2.17)  
 $Vd = -\frac{Vo}{a_V}$  (2.18)

$$v_x - v_y = \frac{v_0}{a_y} \tag{2.19}$$

Como a, → ∞

$$Vx = Vy \tag{2.20}$$

En esta caso; del circuito de la Fig. (2.11) se observa claramente que Vy = 0; y como Vx = Vy; se tiene que Vx = 0.

Por lo que el punto x se comporta como si estuviese co nectado a tierra. A esta propiedad se le conoce con el nombre de 'Tierra Virtual'.

Considerando esto; se puede plantear:

$$I_1 = \frac{Vs}{R_1} \qquad (2.21)$$

$$I_{F} = \frac{v_{o}}{R_{F}} \qquad (2.22)$$

Además 
$$I_1 + I_F = 0$$
 (2.23)

$$\frac{v_0}{R_F} = - \frac{v_s}{R_1} \qquad (2.24)$$

$$\frac{\text{Vo}}{\text{Vs}} = -\frac{\text{R}_{\text{F}}}{\text{R}_{1}} \tag{2.25}$$

Que es la expresión que se había obtenido anteriormente.

ာ

#### EL AMPLIFICADOR NO INVERSOR

A la configuración siguiente Fig. (2.12) se le denomina Amplificador No Inversor, va que la señal de voltaje a la salida está en fase con la señal de entrada.

Note que el único combio de conexión con respecto al am plificador inversor es la terminal donde se aplica la señal de entrada. En el caso del amplificador inversor se aplica en la terminal inversora (-) y en el caso del amplificador no inversor se aplica a la terminal (+) o no inversora.




Fig. (2.12) Amplificador No inversor

Si se sustituye el amplificador por su modelo ideal, tenemos el circuito de la Fig. (2.13).




Fig. (2.13) Amplificador no inversor donde el operacional se ha sustituido por su modelo ideal.

Del circuito de la Fig. (2.13) podemos hacer el siguiente análisis para obtener su ganancia.

$$Vo = - av Vd \qquad (2.26)$$

$$1x = 1y = 1s = 0$$
 (2.27)

$$i_1 = i_F \tag{2.28}$$

$$Vy = Vs \tag{2.29}$$

$$Vx = Vy + Vd \qquad (2.30)$$

$$I_1 = \frac{V_X}{R_1} \tag{2.31}$$

$$i_F = \frac{Vo - Vx}{R_E} \tag{2.32}$$

$$i_1 = \frac{V_3 + V_0}{R_1}$$
 (2.33)

$$i_F = \frac{Vo - Vs - Vd}{R_F} \tag{2.34}$$

en (2.26)

$$\frac{\text{Vs} + \text{Vd}}{\text{R}_1} = \frac{\text{Vo} - \text{Vs} - \text{Vd}}{\text{R}_p} \qquad (2.35)$$

$$\left[\frac{R_F}{R_1} + 1\right] Vs + \left[\frac{R_F}{R_1} + 1\right] Vd = Vo \qquad (2.37)$$

pero:

$$Vd = -\frac{Vo}{aV} \qquad (2.38)$$

en (2.30) (2.31)  $v_0 \left[ 1 + \frac{1}{a_v} \left( \frac{R_F}{R_1} + 1 \right) \right] = \left[ \frac{R_F}{R_1} + 1 \right] v_s$ 

y despejando:

$$\frac{v_0}{v_s} = \frac{\frac{R_F}{R_1} + 1}{1 + \frac{1}{av} \left( \frac{R_F}{R_1} + 1 \right)}$$
 (2.39)

que se puede escribir como:

$$\frac{V_0}{V_S} = \frac{1 + \frac{R_F/R_1}{1 + 1/av + R_F/avR_1}}$$
 (2.40)

Calculando el límite cuando a,

$$\frac{V_0}{V_5} = \frac{R_F}{R_1} + 1$$
 (2.41)

Que es la expresión de la ganancia de un Amplificador No Inversor más conocida.

Hagamos el análisis considerando desde un principio que  $i_x = i_y = 0$  y que por la realimentación negativa y la ganancia de malla abierta ar = tenencs que Vd = 0, esto es:

 $\forall x = \forall y \qquad (2.42)$ 

Por otro lado calculando una divisora de tensión

$$Vx = Vo \frac{R_1}{R_1 + R_2}$$
 (2.43)

pero

$$Vx = Vs \tag{2.44}$$

.. 
$$Vo = Vs - \frac{R_1 + R_F}{R_1}$$
 (2.45)

$$-\frac{Vo}{Vs} = 1 + \frac{R_F}{R_1}$$
 (2.46)

Como antes; por lo que en el análisis de circuitos como amplificadores operacionales realimentados negativamente en los que se use el modelo ideal del operacional; basta con suponer dos cosas.

1. La corriente que entra al operacional por cualesquie ra de sus terminales es igual a CERO.

$$ix = iy = 0$$

2. La diferencia de potencial entre las dos entradas, la inversora y la no inversora es CERO

$$Vd = Vx - Vy = 0$$

Estas dos suposiciones hacen que el análisis se simplifique notablemente y puedan obtenerse las relaciones de salida-entrada en una forma relativamente fácil y sin tener que dibujar el circuito con el modelo ideal.

3. EL AMPLIFICADOR OPERACIONAL REAL

En este capítulo hablaremos de las características del amplificador operacional, comparándolas con las del amplificador operacional ideal así como se darán los moj delos para el cálculo de los desajustes (offsets) y las técnicas de compensación usadas.

- 3.1 PARAMETROS DEL AMPLIFICADOR OPERACIONAL REAL.
- Ganancia de Voltaje Diferencial de Malla Abierta  $a_{\nu} \geqslant 10^4$
- Ganancia de Voltaje de Modo Común

· Resistencia de entrada

$$Ri > 10^5$$
 ohms

- Resistencia de salida

Hay que hacer notar que con realimentación negativa, estos dos últimos parámetros se modifican, presentan do valores de:

$$Rif = Ri (a_{\nu}(3))$$
 (3.1)

$$Rof = \frac{Ro}{a_V G}$$
 (3.2)

Donde:

av - Es la ganancia de voltaje de malla abierta

← Es el factor de realimentación

De esta forma; Rif puede adquirir valores de cientos de megohms en tanto que el valor de Rif es inferior a un ohm.

#### Ancho de Banda

Es en este parámetro en el que el amplificador opera cional real presenta mayor diferencia y mayores limi taciones que el amplificador operacional ideal; ya que la alta gamancia de voltaje diferencial de malla abierta sólo se trene para un rango de frecuencia muy limitado; para el caso del LM741 es de tan sólo 16 HZ, y para el LM702 es de 1 MHZ. A esta frecuencia se le denomina frecuencia del primer polo y en el caso del 741 es el único; cero en el caso del 702 son 3 polos. Después de esta frecuencia la ganancia disminuye con una pendiente de -20 DB, DEC y si hay más polos se sumará por cada polo - 20 DB, DEC más. Dando por resultado los diagramas de ganancia-frecuencia como los mos trados en las Figs. (3.1) y (3.2).

A la frecuencia en la que la ganancia se hace unitaria (ODB) se le denomina frecuencia de transición de cruce y para el caso del 741 es de 1MHZ y el del 702 es de 70 MHZ.




Fig. (3.1) Gráfica de Ganancia -Frecuencia del amplificador




Fig. (3.2) Gráfica de Ganancia -Frecuencia del amplificador LM702.

Podemos observar de las Figs. (3.1) y (3.2) que la ganancia es una función de la frecuencia y como al realimentar negativamente, disminuye la ganancia to tal a un valor:

$$Av = \frac{a_V}{1 + a_V \beta} \tag{3.3}$$

El ancho de banda también aumenta en un valor 1 + ay. (Sa la cantidad ay. B se le conoce como ganancia de lazo y se le designa por la letra T. Entonces:

$$T = a_V \cdot C \qquad (3.4)$$

Esto se explica de la siguiente manera: Supongamos que tenemos un amplificador cuya ganancia de malla abierta está dada por la expresión (3.5); esto es:

$$a_V(s) = \frac{a_0}{\frac{s}{(a_0)^2} + 1}$$
 (3.5)

Donde  $\omega_1 = 2\pi fp_1$  es la frecuencia del primer polo.

Al realimentar con un factor de realimentación  $\beta = 30$  independiente de la frecuencia, tenemos:

$$A_{V}(s) = \frac{\left(\frac{a_{0}}{s \wedge w_{0}+1}\right)}{1 + \left(\frac{a_{0}}{s \wedge w_{0}+1}\right)}$$
(3.6)

$$Av(s) = \frac{ao}{1 + \frac{5}{w_0} + ao(3o)}$$
 (3.7)

Que dividiendo entre i + ao 3 o queda:

$$Av(s) = \frac{\frac{ao/(1+ao(2o))}{5/20}}{\frac{5/20}{1+ao(2o)} + 1}$$
 (3.8)


$$v(s) = \frac{\frac{a0/(1+a0/50)}{5}}{\frac{s}{w_0(1+a0/50)} + 1}$$
(3.9)

$$A_{v}(s) = \frac{a_{0}/(1+T)}{\frac{s}{\omega_{0}(1+T)} + 1}$$
 (3.10)

De 3.10 observamos que el polo se desplaza a un valor .

$$\mathbf{W}_{\text{of}} = \mathbf{W}_{\text{o}(1+T)} \tag{3.11}$$

y que la Ganancia disminuye en la misma cantidad; por lo que su producto se mantiene constante.



(3.3) Efectos de Realimentación Negativa en el Ancho de Banda y en la Gana<u>n</u> cia.

- Desajustes y corrimientos
   Diferentes de cero
- Rapidez de respuesta Finita y del orden de los 10 V/us

## 3.2 INFLUENCIA DE LOS PARAMETROS

La influencia de la ganancia y las resistencias de entrada y salida no es grande ni determinante para la mayoría de las aplicaciones; así para el amplificador Inversor; el hecho de considerar una ganancia finita conduce a la siguiente expresión:

$$AV = \frac{-R_F/R_1}{1 + 1/a_V + R_F/R_1 a_V}$$
 (3.2.1)

y para el no inversor:

$$A_{V} = \frac{1 + R_{F}/R_{1}}{1 + 1/a_{V} + R_{F}/a_{V}R_{1}}$$
 (3.2.2)

Donde st consideramos  $a_V = 10,000 \text{ y R}_F/R_1 = 100$ 

Av =-99, - para el inverso

Ay = 99.9 para el no inversor

El error es del 1 por ciento; y si la ganancia en malla cerrada se reduce a 10; el error es tan sólodel 0.1%.

De donde podemos decir que el error en la ganancia depende de la razón de la ganancia de malla abierta a la ganancia de malla cerrada.

La siguiente tabla ilustra esto.

a <sub>v/</sub> A <sub>v</sub>	% error					
	en la Ganancia					
1	- 50					
10	- 9					
102	- 1					
10 <sup>3</sup>	- 0.1					
104	- 10-2					
10 <sup>5</sup>	- 10-3					
10 <sup>6</sup>	- 10 <sup>-4</sup>					

La influencia de las Resistencias de entrada y salida se ilustr en las siguientes ecuaciones:

Para el Inversor:

(3.2.3) 
$$Av = \frac{-R_{F}/R_{1}}{1 + 1/a_{V} + R_{F}/a_{V}R_{1} + R_{F}/a_{V}R_{1}d + R_{F}/a_{V}R_{1}c}$$

Para el No Inversor:

(3.2.4) 
$$Av = \frac{1 + R_F / R_1}{1 + 1/av + R_F / avR_1 + R_F / avRid + R_F / avRic}$$

Las expresiones (8.2.3) y (8.2.4) son iguales a las (8.2.1) y (8.2.2) excepto en que los términos  $R_F/avRid$  +  $R_F/avRic$  se les han agregado a los denominadores; sí estos términos av, Rid y Ric son muy grandes como suce de en la práctica, no afectan al resultado notablemente. El término Ric es la resistencia de entrada de modo común y es muy grande y Ric  $\gg$  Rid. Para ilustrar sus influencias damos a continuación la siguiente tabla de errores.

avo	Rid	% Error en Av	
102	· io4	- 10.7	<del>j</del>
102	10 <sup>6</sup>	- 9.92	ಬ
102	10 <sup>8</sup> .	- 9.91	•
104	104	- 0.12	•
104	10 <sup>6</sup>	- 0.11	
10 <sup>4</sup>	108	- 0.11	
106	104	0.0012	•
106	10 <sup>6</sup>	- 0.0011	
106 106	10 <sup>8</sup>	- 0.0011	

Esta tabla es para Av = -10con  $R_F = 10$  K y  $R_T = 1$  K  La Resistencia de salida en realidad influye todavía menos ya que como se mencionó; con rea limentación negativa disminuye, aún más, su ya de por si pequeño valor; Así:

$$R_{of} = \frac{Ro}{\beta a_V} \qquad (3.2.5)$$

Donde:

$$\beta = \frac{R_1}{R_1 + R_F}$$
 (3.2.6)

si Ro = 100 = y si av =  $5 \times 10^5$  y (3 = 0.1 Rof =  $2 \times 10^{-3}$ 

#### 3.3 DESAJUSTES.

los desajustes en el amplificador operacional son originados principalmente por falta de simetría en la eta pa de entrada del amplificador que normalmente es un par diferencial. Definiremos algunos elementos; sus desajustes y posteriormente algunas técnicas para minimizar sus efectos.

# 3.3.1 CORRIENTE DE POLARIZACION DE ENTRADA $I_{\mathtt{R}}$

Esta corriente es el promedio de las corrientes que fluyen hacia el operacional por cada entrada cuando éstas están conectadas a tierra, como se muestra en la Fig. (3.3) y es necesario que circule para polar<u>i</u> zar la etapa de entrada.




Fig. (3.3) Corrientes de polarización de Entrada

Donde se define a:

$$I_{B} = \frac{I_{B1} + I_{B2}}{2} \qquad (3.3.1)$$

como la corriente de polarización de entrada.

Nótese que esta corriente fluye hacia dentro del operacional; y recuérdese que en el operacional ideal suponíamos cero.

La presencia de esta corriente genera un voltaje en la entrada al conectarse una resistencia en las terminales inversora y no inversora, lo cual trae como consecuencia un voltaje en la salida diferente de cero aún cuando la señal aplicada a la entrada sea nula, como se ve en la Fig. (3.4) y las corrientes sean iguales.




Fig. (3.4) El voltaje en la salida es diferente de cero a causa de la corriente de Polarización de entrada.

#### 3.3.2 CORRIENTE DE DESAJUSTE DE ENTRADA IIo.

Esta corriente se debe a la diferencia de los transistores de la etapa diferencial de entrada del operacional y se define como:

$$Iio = I_{B1} - I_{B2}$$
 (3.3.2.1)

El valor máximo de lio para el amplificador operacional LM741 es de:

Hay que notar que cuando la corriente de desajuste de entrada Iio es diferente de cero; aún cuando las resistencias conectadas en cada una de las terminales sean iguales, se produce un voltaje diferencial a la entrada, lo cual hace que el voltaje en la salida sea diferente de cero.




Fig. (3.5) Operacional con desajuste de corriente de entrada.

Vd = Vx - Vy	(3,3.2.2)
	(3.3.2.3)
$Vx = -1B_1 R_1$ $Vy = -1B_2 R_1$	(3.3.2.4)
	(3.3.2.5)
$Vd = -IB_1R_1 + IB_2R_1$	(3.3.2.6)
$Vd = -R_1 \left[ I_{B1} - I_{B2} \right]$	
$Vd = -R_1 Iio$	(3.3.2.7)

# 3.3.3 VOLTAJE DE DESAJUSTE DE ENTRADA

Este voltaje es producto de la falta de simetría en las etapas del amplificador operacional, principalmente de la etapa de entrada y esto provoca que el voltaje en la salida sea diferente de cero aún cuando las entradas estén conectadas a tierra. Además se observa que si se ablica una diferencia de potencial entre las terminales del operacional de tal forma que el voltaje en la salida se haga cero; el voltaje nece sario para lograrlo tiene un valor igual al voltaje de desajuste de entrada ó Vio.

El orden de Vio es de 1 a 100 mv.




Fig. (3.6) Voltaje de desajuste de entrada

೮

- (a) Vd = -Vio; Vo = Voov y Vi = o
- (b) Vd = ov ; Vo = ov y Vi = Vio

#### - 3.4 CALCULO DE LOS DESAJUSTES

Como se vió anteriormente ni <u>Ro</u> ni Ri tienen una i<u>n</u> fluencia grande en la ganancia del amplificador cua<u>n</u> do éste se trabaja en malla cerrada; así que consid<u>e</u> rando que no influyen tendríamos el siguiente modelo para el cálculo del voltaje en la salida debido a los desajustes, ver Fig. (3.7).




Fig. (3.7) Modelo del amplificador operacional para el cálculo del vol taje de offset δ desajuste en la salida.

Note que:

$$Iio = I_{B1} - I_{B2}$$
 (3.4.1)

y que 
$$I_B = I_{B1} + I_{B2}$$
 (3.4.2)

de (3.4.2):

$$I_{B1} = 2I_B - I_{B2}$$

$$I_{B2} = 2I_B - I_{B1}$$
(3.4.3)

(3.4.3) en (3.4.1)  $1io = 2 I_B - 2I_{B2}$  (3.4.4)

$$y = {}^{1}B2 = {}^{1}B - \frac{110}{2}$$
 (3.4.5)

De igual forma:

$$I_{B1} = I_B + \frac{Iio}{2}$$
 (3.4.6)

Noten que (3.4.5) y (3.4.6) se cumplen en el modelo de la Fig. (3.7).

Ejemplo cálculo del desajuste de voltaje en la salida para un amplificador inversor.





Fig. (3.8) Amplificador Inversor con Voov # o

Substituyendo por su modelo tenemos la Fig. (3.8)



Si aplicamos superposición. Y consideramos únicamente el efecto de Vio; además sabiendo que debido a la alta ganancia y la realimentación negativa Vd = 0; tenemos el cir---cuito de la Fig. (3.10).

6




Fig. (3.10) Amplificador inversor considerando únicamente el efecto de Vio.

De la Fig. (3.10) podemos plantear que:

$$Ix = Iy = 0$$
 (3.4.7)

$$\forall x = \forall y = \forall io \qquad (3.4.8)$$

pero calculando la divisora de tensión en x tenemos:

$$\forall x = \frac{R_1}{R_1} + \frac{R_2}{R_2} \forall oov.$$
 (3.4.9)

Substituyendo (3.4.8) en (3.4.9)

$$Voov = Vio \left[ 1 + \frac{R_2}{R_1} \right] (3.4.10)$$

Por otro lado si calculamos el voltaje de desajuste de la salida debido a las corrientes tenemos el circuito de la Fig. (3.11).




Fig. (3.11) Circuito para el cálculo del voltaje de desajuste debido a las corrientes.

Podemos plantear:

$$Vd = 0$$

$$Vx = Vy$$

$$Vy = I_{B2} R_3$$

$$Vx = -I_{B1} \left( R_1 / / R_2 \right) + Voo1 \frac{R_1}{R_1 + R_2}$$

$$(3.4.12)$$

Vooi 
$$\frac{R_1}{R_1 + R_2} = I_{B2} R_3 + I_{B1} \left[ R_1 \middle| R_2 \right]$$
(3.4.14)

Desarrollando:  
Vooi = 
$$R_3 \left[ \frac{R_1 + R_2}{R_1} \right] I_{B2} + R_2 I_{B1}$$
(3.4.15)

-284-

pero:

$$I_{B1} = I_{B} + \frac{I_{10}}{2}$$

$$I_{B2} = I_{B} - \frac{I_{10}}{2}$$
(3.4.16)

Sustituyendo (3.4.16) en (3.4.15)

$$Vooi = R_3 \left[ \frac{R_1 + R_2}{R_1} \right] \left[ I_8 - \frac{Iio}{2} \right] + R_2 \left[ I_8 - \frac{Iio}{2} \right]$$

$$Vooi = I_8 \left[ R_3 \left( \frac{R_1 + R_2}{R_1} \right) - R_2 \right] + \frac{Iio}{2} \left[ R_3 \left( \frac{R_1 + R_2}{R_1} \right) + R_2 \right]$$

$$(3.4.18)$$

Por la diferencia de signos presentada en el primer término de la Ec.3.4.18; se puede hacer que este término sea cero.

Como  ${\bf R_1}$  y  ${\bf R_2}$  se usan para fijar la ganancia; veamos qué valor de  ${\bf R_3}$  nos permite anular el primer término.

$$R_{3} \left( \frac{R_{1} + R_{2}}{R_{1}} \right) - R_{2} = 0$$
 (3.4.19)  
$$R_{3} = \frac{R_{1} R_{2}}{R_{1} + R_{2}}$$
 (3.4.20)

De la expresión (3.4.20) podemos observar que utilizando  $R_3 = R_1$   $R_2$ ; el voltaje de desajuste a la sal<u>i</u> da se minimiza y es igual a:

$$v_{00} = v_{10} \left[ 1 + \frac{R_2}{R_1} \right] + I_{10} R_2 \quad (3.4.21)$$

Para el caso de un amplificador <u>no</u> inversor como el mostrado en la Fig. (3.12) el voltaje de desajuste total está dado por (3.4.2)




Fig. (3.12) Amplificador No Inversor.
Note la presentcia de R<sub>3</sub>

$$voov = vio \left[ 1 + R_2 / R_1 \right]$$

$$vooi = \left( \frac{R_1 + R_2}{R_1} \right) (Rs - R_3 - \frac{R_1 R_2}{R_1 + R_2}) I_B$$

$$+ \left( \frac{R_1 + R_2}{R_1} \right) (Rs + R_3 + \frac{R_1 R_2}{R_1 + R_2}) \frac{Iio}{2}$$

$$(3.4.23)$$

Si en (3.4.22) se hace
$$R_3 = Rs - \frac{R_1 R_2}{R_1 + R_2}$$
(3.4.24)

La expresión (3.4.23) se reduce a:

$$Vooi = Rs \left(\frac{R_1 + R_2}{R_1}\right)$$
 I io (3.4.25)

y el desajuste total está dado por (3.4.26)

$$V_{00} = V_{10} (1 + \frac{R_2}{R_1}) + Rs(\frac{R_1 + R_2}{R_1}) I_{10}$$
(3.4.26)

#### 3.5 RAPIDEZ DE EXCURSION (SLEW-RATE)

Las curvas de ganancia de voltaje-frecuencia son útiles cuando se manejan señales pequeñas, pero cuando
las señales son grandes se tienen desviaciones de su
comportamiento y esto es debido a que el capacitor
que produce el polo dominante de l amplificador compensado, no puede manejar corrientes muy grandes ni
tiene una respuesta instantánea; de ahí que se vea afectada la salida del amplificador operacional, obser
vándose una distorsión en ella cuando a la entrada se
le aplican señales grandes o de muy alta frecuencia.
Esta distorsión se puede predecir mediante el slewrate que se define como la máxima rapidez de cambio de
voltaje en la salida del operacional.

Para una entrada senoidal Vi=A sen Wt, su máximo cambio se produce en el cruce por cero; y la salida correspondiente es:

$$vo = vo_{MAX}$$
 Sen 2Tfft (3.5.2)

derivando:

$$\frac{dVo}{dt} = 2 \quad f \quad Vo_{MAX} \quad Cos \ 2\pi ft \qquad (3.5.3)$$

cuyo valor máximo es en t = 0

$$Sr = 2\pi f Vo_{MAX} \qquad (3.5.4)$$

Que depende tanto de la frecuencia como de la amplitud  $v_{O_{\hbox{\scriptsize MAX}}}$ 

Para un LM741; su slew-rate es:

$$Sr = 0.5 V/us$$

y en cambio para el LM118 tiene un valor de

$$Sr = 70 V/us$$

Ejemplo: Si se desea una amplitud máxima de 14V la señal de mayor frecuencia que se puede procesar es de

En el caso de utilizar el LM118

$$f_{M\Delta X} = 900 \text{ KHZ}$$

#### 3.6 COMPENSACIONES:

3.6.1 Compensación contra  $I_R$ .

Para evitar la influencia de la corriente de polarización  $I_B$  en el voltaje de desajuste; basta con colocar una resistencia adicional  $R_3$  del valor adecuado. Esto es:

$$R_3 = R_1 / / R_2$$
 (3.6.1.1)

Para el caso de un amplificador inversor y

$$R_3 = Rs - R_1/R_2$$
 (3.6.1.2)

para el caso de un amplificador no inversor.

---




Fig. (3.13) a) Amplificador Inversor y b) Amplificador No inversor. Ambos compensados contra  $I_{\rm R}$ 

### 3.6.2 Compensación contra lio.

La compensación contra la corriente de desajuste de entrada se logra colocando fuentes de corriente en la entrada correspondiente; de tal forma que se igualen las corrientes en ambas entradas. Algunas formas de hacerlo se muestran en las Figs. (3.14) y (3.15).




Fig.(3.14) Compensación contra I io utilizando la corriente de la base de un transistor P.N.P.




Fig. (3.15) Método para compensar un operacional contra desajustes en la corriente de polarización de entrada.

#### 3.6.3 COMPENSACION CONTRA Vio.

La compensación contra Vio se logra en las terminales de Ajuste (Offset-null) que traen los operacionales y se hace de la siguiente manera.

Se conectan los extremos de un potenciómetro a cada una de las terminales que el fabricante proporciona para el caso; y la terminal móvil del potenciómetro se conecta -Vcc generalmente como se muestra en la Fig. (3.16)




Fig. (3.16) Compensación de Voltaje

2

Otras formas de compensar son las llamadas Técnicas Universales que no son otra cosa que agregar volta-jes y corrientes en ambas entradas para lograr un ajuste a cero del voltaje en la salida. Las figuras (3.17) y (3.18) nos muestran algunos ejemplos de estas técnicas.




Fig. (3.17) Técnicas Universales de compensación. Amplificador Inversor.




Fig. (3.18) Técnicas Universales de compensación. Amplificador No Inversor.

## 3.6.4 COMPENSACION EN FRECUENCIA.

Para comprender la compensación en frecuencia hay que estar familiarizados con los Diagramas de Bode y saber que:

- a) Un polo contribuye con -20DB/DEC al Diagrama Asintótico de magnitud de la función de trans ferencia.
- b) Un polo contribuye con un detasamiento de -90° en el diagrama asintótico de la fase de la función de transferencia. En la frecuencia del polo fp el defasamiento es de -45° y una década antes 0.1 fp es de 0° y una década después; esto es a una frecuencia igual a 10fp el defasamiento es de -90°; por lo que la pendiente de la asíntota es de -45°/DECADA.
- Un cero contribuye con +20 DB/DEC al Diagrama de magnitudes.
- d) Un cero contribuye con +45°/DEC al Diagrama de fases.

Un amplificador es estable si su realimentación es negativa a la frecuencia de operación. Pero como la respuesta ganancia-frecuencia de un amplificador de 2 polos o más produce un defasamiento toal a-180° y sumados a los -180° de la inversión de un amplificador inversor; se tiene un defasamiento total de -360°; lo que hace que a una cierta frecuencia el amplificador con realimentación negativa se comporte como si tuviera una realimentación positiva y OSCILE. Esto es lo que hay que evitar y aquí mencionaremos so lamente algunos casos sencillos de este amplio tema.

Se tienen Amplificadores ya compensados internamente; como es el caso del LM741 en los cuales el amplifica-dor tiene un solo polo y es incondicionalmente estable para la ganancia que se desee trabajar dentro de sus límites de ancho de banda. Ver Fig. (3.19).

21




Fig. (3.19) Efectos de la realimentación.

Para el caso del LM 702 cuyo diagrama se presenta en la Fig. (3.20) se observa que si se desea trabajar con una ganancia de malla cerrada de 10  $D_{\rm B}$ ; el diagrama de magnitud de malla cerrada corta al diagrama de malla abierta donde éste tiene una pendiente de -6- DB/DEC lo que nos garantiza un defasamiento mayor de 180°por lo que el amplificador sería inestable.

Lo que hace es generar un polo de tal manera que el sistema compensado se convierta en un sistema de un sólo polo o mejor dicho que los otros polos estén a frecuencias mayores que las de cruce del amplificador realimentado. Como se muestra en la Fig. (3.20).




Fig.(3.20) Diagrama del LM 702

a) Sin Compensar b) Compensado.

Para lograr esto se agrega una Red R-C de atraso como la mostrada en la Fig. (3.21) en la que:

$$\omega_{\rm c} = \frac{1}{R_1 C_{\rm X}} \tag{3.6.3.1}$$

se hace:

$$W_c = 2\pi fc$$
 (3.6.3.2)

y el cálculo de Cx se efectúa como sigue:

Se traza una recta con pendiente de -20 DB/DEC a partir de la frecuencia igual a la del primer polo del amplificador no compensado y se observa la frecuencia a la que alcanza el valor de ganancia máximo. A este valor se le designa fc; una vez hecho esto, se calcula la red Cx como sigue:

$$fc = \frac{1}{2 R_1 C_X}$$
 (3.5.3.1)

$$Cx = \frac{1}{2\pi R_1}$$
 (3.5.3.2)

 $\mathcal{N}$ 

iV.

Como Ri es especificada por los fabricantes, se puede calcular Cx directamente de (3.6.3.2)

# APLICACIONES

#### 4. APLICACIONES LINEALES.

Las aplicaciones lineales de los amplificadores operacionales son en aquellos circuitos en los que la señal de voltaje en la salida es una función lineal de la señal de voltaje de la entrada y; en general ut $^{\prime\prime}$ izan la

realimentación negativa. En este capítulo estudiaremos algunas de estas aplicaciones en circuitos clásicos y el análisis se efectuará utilizando el modelo ideal estudiado en el capítulo dos.

#### 4.1 EL AMPLIFICADOR INVERSOR.

El circuito se muestra en la Fig. (4.1) y ya se calculó su ganancia en el capítulo anterior.

### 4.1.1 Ganancia




Fig. (4.1) Amplificador inversor.

# .4.1.2 RESISTENCIAS DE ENTRADA Y DE SALIDA.

Para el cálculo de las resistencias de entrada y de sa lida usamos el método conocido de sustituir las fuentes independientes por su impedancia; conservar las fuentes controladas y abrir en el punto de medición colocando una fuente de prueba que en sus extremos tiene una diferencia de potencial  $V_t$  y hace fluir una corriente de  $v_a$  lor  $I_T$ . A continuación se calcula la relación  $\frac{V_T}{I_T}$  y ésta es la Resistencia vista en los puntos de medición. Hagá moslo.




Fig. (4.2) Circuito equivalente para el cálculo de la Resistencia de entrada. Ri =  $\frac{V_t}{I_+}$ 

Como: 
$$\forall y = 0$$
 (4.1.2)  
 $y \quad \forall d = 0$  (4.1.3)  
 $\forall x = \forall y = 0$  (4.1.4)

El punto  $\underline{x}$  se 've' como si estuviera conectado a ti $\underline{e}$  rra.

$$I_t = \frac{V_t}{R_1}$$
 (4.1.5)  
 $R_1 = R_1$  (4.1.6)

N

Para el cálculo de la Resistencia de salida tenemos el circuito de la Fig. (4.3).




Fig. (4.3) Circuito resultante para el cálculo de Ro.

Como 
$$\forall y = \forall x = 0$$
 (4.1.7)
$$I_1 = 0$$
 (4.1.8)
$$I_F = 0$$
 (4.1.9)

y el punto z queda a tierra y la corriente  $\mathbf{I}_{\mathsf{T}}$  no está limitada por ningún elemento por lo que

$$R_0 = 0$$
 (4.1.10)

De (4.6) y (4.9) podemos observar que la resistencia  $R_1$  fija la resistencia de entrada para un amplificador inversor por lo que ésta disminuye notablemente comparándola con la del operacional ideal. En cambio Ro permanece en su valor original.

## 4.2 EL AMPLIFICADOR NO INVERSOR

El circuito se muestra en la Fig. (4.4) y el cálculo de la ganancia ya se realizó en el capítulo anterior.

## 4.2.1 Ganancia




Fig. (4.4) Amplificador No inversor

$$\frac{\forall o}{\forall s} = \frac{R_F}{R_1} + I \qquad (4.2.1)$$

# 4.2.2 RESISTENCIA DE ENTRADA Y DE SALIDA.

Primero calcularemos la resistencia de entrada con el método utilizado en la sección anterior; para lo cual usaremos el circuito de la Fig. (4.5).




Fig. (4.5) Circuito equivalente del amplificador inversor utilizado para obtener su Resistencia de entrada.

Del circuito de la Fig. (4.5) tenemos que:

$$I_{+} = 0$$
 (4.2.2)

 $\tilde{\mathcal{N}}$ 

Por lo que:

$$R_i \rightarrow \infty$$
 (4.2.3)

Es decir el Amplificador No Inversor conserva la característica de alta impedancia de entrada del ampl $\underline{i}$  ficador operacional.

Para obtener la Resistencia de salida; el circuito utilizado es el mismo que el de la Fig. (3.3) y el resultado obtenido es idéntico.

$$Ro = 0$$
 (4.2.4)

## 4.3 EL SEGUIDOR

Este circuito se caracteriza por tener una ganancia de voltaje igual a la unidad, un defasamiento de  $0^\circ$ ; impedancia de entrada infinita e impedancia de salida igual a cero. Debido a estas características se usa principalmente como un elemento de acoplamiento de impedancias.




Fig. (4.6) Seguidor de voltaje

Aplicando nuestras reglas de análisis; tenemos que:

$$I_1 = I_V = 0$$
 (4.3.1)

$$y_V = y_S \tag{4.3.2}$$

$$v como: Vx = Vy \qquad (4.3.3)$$

y en este caso 
$$Vx = Vo$$
 (4.3.4)

tenemos que:

$$o = v_s \qquad (4.3.5)$$

$$\frac{\forall o}{\forall s} = 1 \tag{4.3.6}$$

Para el cálculo de Resistencias podemos ver que el ci<u>r</u> cuito resultante para evaluar la resistencia de entrada es el mostrado en la Fig. 4.7 y que su valor es Ri =  $\infty$ 





Fig. (4.7) Circuito para calcular la Resistencia de entrada.

$$I_{T} = 0$$
 (4.3.7)  
 $\therefore Ri = \frac{V_{T}}{I_{T}} = \infty$  (4.3.8)

Para el cálculo de la Resistencia de salida; el circuito equivalente es el mostrado en la Fig. (4.8)



೦೯

Fig. (4.8) Circuito para el cálculo de la Resistencia de salida del segu<u>i</u> dor.

De la Fig. (3.8), tenemos que:

$$\forall y = 0$$
 (4.3.9)

$$v_{x} = v_{y} = v_{t} \qquad (4.3.10)$$

pero 
$$I_+ \rightarrow \infty$$
 (4.3.11)

por no haber ninguna resistencia que la limite.

Por lo tanto:

$$Ro = 0$$
 (4.3.12).

# 4,4 EL SUMADOR

Este circuito es uno de los más utilizados en computación analógica y se muestra en la Fig. (4.9). El análisis se efectúa considerando que el punto  $\underline{x}$  es una tierra virtual.




Fig.(4.9) El sumador inversor.

Del circuito de la Fig. (4.9) tenemos:

$$I_{\Sigma} = I_1 + I_2 + I_3 + \dots + I_n$$
 (4.4.1)

Además 
$$I_F = -I_{\pm}$$
 (4.4.2)

Como Vx = 0

$$I_{1} = \frac{V_{1}}{R_{1}}$$

$$I_{2} = \frac{V_{2}}{R_{2}}$$

$$I_{n} = \frac{V_{n}}{R_{n}}$$
(4.4.3)

-301-

además 
$$I_F = \frac{Vo}{R_F}$$
 (4.4.4)

por lo que sustituyendo (4.4.3) y (4.4.4) en (4.4.2) tenemos que:

$$\frac{v_0}{R_F} = -\left[\frac{v_1}{R_1} + \frac{v_2}{R_2} + \frac{v_3}{R_3} + \ldots + \frac{v_n}{R_3}\right] \quad (4.4.5)$$

Donde podemos observar que si

$$R_1 = R_2 = R_3 = \dots = Rn = R$$

tenemos:  

$$v_0 = -\frac{R_F}{R_1} \left[ v_1 + v_2 + v_3 + \dots + v_n \right]$$
 (4.4.6)

Que es la suma de los voltajes  $V_1$ ,  $V_2$  . . .  $V_n$  multipl<u>i</u> . cados por la ganancia -  $\frac{\kappa_F}{\Gamma}$ 

# 3.5 EL SUBSTRACTOR O DIFERENCIAL.

Este circuito proporciona una señal de voltaje en la s<u>a</u> lida que es proporcional a la diferencia de señales de voltaje aplicadas a cada una de sus entradas, Fig. (3.10).




Fig. (3.10) Circuito substractor ó diferencial donde aplicando el principio de superposición se puede obtener que:

$$v_0 = \frac{R_F}{R_1} [v_2 - v_1]$$
 (4.5.1)

## 4.6 EL INTEGRADOR.

Este circuito tiene la propiedad de entregar un voltaje a la salida que es proporcional a la Integral de la señal de entrada aplicada. El circuito se muestra en la Fig. (4.11).




Fig. (4.11) Circuito Integrador

El circuito; sustituyendo por su modelo ideal obtenemos el circuito de la Fig. (4.12).




Fig. (4.12) Integrador con el operacional sustituido por su modelo ideal.

Del circuito de la Fig. (4.12) podemos escribir:

$$Vy = 0$$
 (4.6.1)  
 $Vx = 0$  (4.6.2)

Además

$$I_F = -I_1$$
 (4.6.3)

pero

$$I_F = c \frac{dVc}{dt} \qquad (4.6.4)$$

 $y \qquad \forall c = \forall o \qquad (4.6.5)$ 

sustituyendo (4.6.5) en (4.6.4) tenemos:

$$I_{F} = C \left( \frac{dV_{0}}{dt} \right) \qquad (4.6.7)$$

Además:

$$I_1 = \frac{\gamma s}{R} \tag{4.6.8}$$

por lo que nos queda:

$$\frac{Vs}{R} = -c \frac{dVo}{dt} \qquad (4.6.9)$$

y finalmente integrando (4.6.9) queda:

$$Vo = -\frac{1}{RC} \int Vs \cdot dt$$
 (4.6.10)

#### 4.7 EL DERIVADOR.

El circuito derivador se muestra en la Fig. (4.13) y lo único que se ha hecho con respecto al Integrador es intercambiar los elementos. Esta es una propiedad de los circuitos con operacionales realimentados negativamente. Cuando se intercambian los elementos se obtiene la funcción inversa.




Fig. (4.13) Circuito Derivador.

La señal de salida es proporcional a la derivada de la señal de voltaje aplicada a la entrada.

Donde: 
$$Yo = I_F R$$
 (4.7.1)

pero 
$$I_F = -I_1$$
 (4.7.2)

$$I_1 = I_c = c \frac{dVs}{dt}$$
 (4.7.3)

$$Vo = -RC \frac{dVs}{dt}$$
 (4.7.4)

# 8. EL AMPLIFICADOR DE TRANSRESISTENCIA O CONVERTIDOR DE CORRIENTE A VOLTAJE.

Este circuito se comporta como si fuera una Resistencia pero con ganancia de potencia. Proporciona un voltaje en la salida que es proporcional a su corriente de entr<u>a</u> da. La Fig. (4.14) nos muestra el circuito.




Fig. (4.14) Convertidor de Corriente a Voltaje.

y su voltaje en la salida es:

$$V_0 = - Ii R_r$$
 (4.8.1)

# 4.9 EL AMPLIFICADOR DE TRANSCONDUCTANCIA O CONVERTIDOR DE VOLTAJE A CORRIENTE.

Este circuito proporciona una corriente en R<sub>L</sub> proporcional al voltaje de entrada aplicado Vi. La corrie<u>n</u> te en la salida es sensada por la resistencia Rs, este voltaje es realimentado en serie con la entrada Vi.




Fig. (4.15) El Amplificador de Transconductancia.

හ දුර

$$Vo = \frac{Vi \left(Rs + R_L\right)}{Rs} \tag{4.9.1}$$

y la corriente en R<sub>i</sub> es:

$$io = \frac{Vo}{Rs + R_L} \tag{4.9.2}$$

$$\therefore io = \frac{Vi}{Rs}$$
 (4.9.3)

Como puede observarse de (4.9.3) la corriente io es independiente de  $R_{\parallel}$  .

## 5. APLICACIONES NO LINEALES.

A continuación describiremos algunas de las aplicaci<u>o</u> nes de los amplificadores operacionales a los circuitos no lineales.

#### 5.1 EL AMPLIFICADOR LOGARITMICO.

Este amplificador se caracteriza porque su voltaje de salida es proporcional al logaritmo natural del volta je de entrada aplicado. El circuito se muestra en la Fig. (4.1).




Fig. (4.1) Amplificador Logaritmico

Podemos observar que:

$$Vo = -V_{D}$$
 (5.1.1)

Además

$$I_{D} = Is e^{VD/VT} \qquad (5.1.2)$$

Pero

$$I_{D} = \frac{Vi}{R} \qquad (5.1.3)$$

Sustituyendo (5.1.3) en (5.1.2) y despejando  $V_{\Omega}$ 

$$V_{D} = V_{T} L_{n} \frac{Vi}{ISR} \qquad (5.1.4)$$

Finalmente sustituyendo (5.1.1) en (5.1.4)

$$Vo = -V_T L_n \frac{Vi}{RIs} \qquad (5.1.5)$$

Observando la ecuación (5.1.5) debemos percatarnos que se cumple sólo si  $\forall i \geq 0$ .

## 5.2 EL AMPLIFICADOR ANTILOGARITMICO

En este circuito se obtiene la función inversa que en el circuito anterior; lo cual se logra intercambiando el diodo por la resistencia como se muestra en la Fig. (5.2)




Fig.(5.2) El Amplificador Antilogarítmico.

29

Del circuito de la Fig. (5.2) tenemos:

Como 
$$Vy = Vx = 0$$
 (5.2.1)

$$y Ix = Iy = 0 (5.2.2)$$

$$Yo' = -I_DR$$
 (5.2.3)

pero:

$$V_{D} = V1$$
 (5.2.4)

$$I_D = Is e^{V1/V}T$$
 (5.2.5)

$$Vo = -RIs e^{Vi/V_T}$$
 (5.2.6)

De (5.2.6) tenemos que Vo es proporcional a  $e^{Vi}$  que es el antilogaritmo natural de Vi.

Con estosdos amplificadores, el Logarítmico y el Antilogarítmico, el Sumador y el Substractor, se pueden realizar bloques de cálculo para multiplicar, dividir, extraerraíces n-ésimas ó exponenciar en forma analógica.

## 5.3 EL RECTIFICADOR DE PRECISION DE MEDIA ONDA.

Este circuito opera como un Diodo Ideal ya que se elimina el voltaje de umbral proporcionando una curva da transferencia como la mostrada en la Fig. (5.3) y una de sus principales aplicaciones es como detector de A.M.

El circuito rectificador se muestra en la Fig. (5.4).




Fig. (5.3) Característica de respuesta del circuito rectificador de precisión.




Fig. (5.4) Rectificador de precisión; opera para voltajes de entrada negativos.

Su operación es como sigue:

Cuando Vi > 0 fluye I $_1$  hasta el punto  $\underline{x}$  donde la única trayectoria posible es a través del diodo D $_1$  ya que D $_2$  bloquea la corriente en R $_2$  y la Corriente hacia de $\underline{n}$  tro del operacional es cero, por otro lado Vx = Vy = 0 y Vo = -V $_{R2}$  pero si no hay corriente en R $_2$  Vo = 0.

Cuando Vi<0 la corriente invierte su sentido en  $R_1$  y  $D_1$  bloquea la corriente y ésta fluye a través de  $D_2$  y  $R_F$  y Vo =  $I_{D2}$  ya que Vx = 0.

Para el caso en que se quiera rectificar una señal positiva solamente se invierten las polaridades de los diodos.

# 5.4 EL RECTIFICADOR DE PRECISION DE ONDA COMPLETA.

Este circuito se muestra en la Fig. (5.5)




Fig. (5.5) El Rectificador de Precisión de Onda Completa.

Su comportamiento es el siguiente:

Para un voltaje Vi>0 ; la corriente de entrada al circuito es:

$$i_1 = \frac{\forall i}{R_1} \tag{5.4.1}$$

Esta corriente fluye a través de  $D_1$  y es bloqueada por  $D_2$ . Al llegar al punto A fluye a través de la Resistencia  $R_2$  ya que el Diodo  $D_3$  le impide el paso. Al llegar al punto  $\underline{C}$  fluye a través de  $D_4$  a la salida del operacional.

$$v_0 = R_2 i_1$$
 (5.4.2)  
 $v_0 = \frac{R_2}{R_1} v_1$  (5.4.3)

En el caso que 
$$R_2 = R_1$$

$$Vo = Vi \qquad (5.4.4)$$

-311-

Cuando, Vi < 0

La dirección de il se invierte y ahora fluye a través del Diodo  $D_3$ ,  $R_2$  y  $D_2$  y es bloqueada por  $D_4$ . Esto es muy importante ya que en  $R_2$  fluye en la misma dirección que antes y Vo es positivo.

$$V_0 = R_2 I_1 > 0$$
 (5.4.5)  
 $I_1 = \frac{V_1}{R_1}$  (5.4.6)  
 $V_0 = \frac{R_2}{R_1}$   $V_1$  (5.4.7)

La característica de voltaje de salida-voltaje de entra da está en la Fig. (5.6) a este circuito también se le conoce como CIRCUITO DE VALOR ABSOLUTO.





Fig. (5.6) Transferencia del circuito Rectificador de onda compl<u>e</u> ta de precisión.

## 5.5 EL COMPARADOR DE VOLTAJE

En este circuito, el amplificador operacional se trabaja en malla abierta. Conectado de esta manera, cual quier señal, por muy pequeña que sea lo lleva a saturación ya sea al voltaje de polarización Positivo 6 al Negativo, dependiendo del sentido de la diferencia Vd = Vx-Vy, en general si Vx > Vy el voltaje en la salida es negativo e igual a -Vcc; si Vx < Vy el voltaje en la salida es lida es positivo e igual a +Vcc.






Fig. (5.7) a) El comparador, b) Si Vi es la señal triangular mostrada; se obtiene la Fig. (c) en la salida.

Desde luego se puede tener un nivel diferente de cero en la terminal no inversora y aún una señal que este variando con el tiempo.

Uno de los problemas que se tienen con los comparadores es su disparo por la presencia de una señal de ru<u>i</u> do, por lo que es conveniente dar un margen de seguridad en la comparación. Esto se logra agregando histé-

resis al circuito. Al circuito comparador con histéresis se le llama Disparador de SCHMITT y lo estudiaremos a continuación.

#### 5.6' EL SCHMITT TRIGGER.

Este circuito es un comparador con histéresis para el<u>i</u> minar las conmutaciones debidas a la presencia de ruido; la histéresis se logra con una realimentación positiva como se muestra en la Fig. (5.8).




Fig. (5.8) El Schmitt Trigger

Del circuito tenemos que:

$$Vf = \frac{R_1}{R_1 + R_2} Vo (5.6.1)$$

donde Vf es el voltaje de realimentación

$$Vf = Vy \tag{5.6.2}$$

$$Vf = (3.00)$$
 (5.6.3)

Donde (3 = 
$$\frac{R_1}{R_1 + R_2}$$
 (5.6.4)

Además:

$$Vo = a (Vx - Vy)$$
 (5.6.5)

Sí

$$\forall x > \forall y$$
 $\forall o = \forall o_{MAX} = \forall cc$  (5.6.6)

Supongamos que:

$$Vo = Vo_{MAY} = Vcc \qquad (5.6.8)$$

luego: 
$$Vf = (5 Vcc)$$
 (5.6.9)  
 $V = (5 Vcc)$  (5.6.10)

Ahora sólo ocurrirá un cambio de estado cuando:

esto ocurre únicamente cuando

y un nuevo cambio ocurrirá cuando

pero ahora: 
$$Yy = -\beta Vcc$$
 (5.6.16)

y cuando

La Fig. (5.9) muestra la característica de operación. Podemos observar que dependiendo del valor de se puede fijar el grado de histéresis.




Fig. (5.9) Transferencia Vo Vi del circuito SCHMITT TRIGGER.

## 6. FILTROS ACTIVOS

En esta sección hablaremos brevemente de los Filtros Activos. Un estudio más profundo se encuentra en las referencias presentadas al final.

Los Filtros Activos son dispositivos discriminadores de frecuencia que utilizan amplificadores operacionales, y redes RC; esto es no utilizan inductores; por lo que su tamaño y costo es reducido. Su aplicación principal es en el acondicionamiento de señales analógicas y en la discriminación y detección de señales digitales, todo esto en un rango de frecuencias que van desde D.C. hasta IMHZ más o menos, quique con amplificadores especiales se pueden lograr filtrar frecuencias mayores. Pero es precisamente en las frecuencias bajas donde los filtros pasivos resultan caros, pesados y voluminosos; de allí el gran auge de los Filtros Activos.

Hemos dicho que un filtro es un elemento discriminador de frecuencias; esto es, estos circuitos permiten el paso a una gama de frecuencias y rechaza a otras. A la gama de frecuencias que pasan libremente se le conoce como Banda de Paso, y las frecuencias que son rechazadas se dice que pertenecen a la Banda de Rechazo.

De acuerdo a las frecuencias que son contenidas en la Banda de Paso y en la Banda de Rechazo los filtros pueden ser:

- Filtros de Paso Bajo
- Filtros de Paso Alto
- Filtros de Paso-Banda

#### - Filtro Supresor de Banda

La Fig. (6.1) muestra las características de cada uno de los filtros mencionados.

A continuación hablaremos brevemente de cada uno de ellos en su versión de segundo orden y ganancia unitaria. Cabe decir que existen con diferentes ganancias y de orden superior, aunque los de segundo orden se utilizan como elemento constitutivo de orden superior.




Fig. (6.1) Características Ganancia-frecuencia de los Filtros Activos a) Paso Bajo b) Paso Alto, c) Paso Banda, d) Su- presor de Banda. fc, fc<sub>1</sub> y fc<sub>2</sub> son las frecuencias de corte.

6.1 FILTROS ACTIVOS DE PASO BAJO DE SEGUNDO ORDEN.

Este circuito se muestra en la Fig. (6.1.2) en su versión de ganancia unitaria en la Banda de Paso.




Fig. (6.1.2) Filtro activo de Paso-Bajo de Segundo orden y Ganancia Unita ria.

Cuya función de transferencia está dada por la expresión (6.1.1)

$$A_{v} = \frac{1}{s^{2}(c_{1}c_{2}R_{1}R_{2})+s\left(c_{2}(R_{1}+R_{2})+1\right)}$$
(6.1.1)

Cuyas raices se encuentran en:

$$s_{1}s_{2} = \frac{-c_{2}(R_{1}+R_{2}) + \left[c_{2}^{2}(R_{1}+R_{2})^{2} - 4 c_{1}c_{2}R_{1}R_{2}\right]^{\gamma_{2}}}{2 c_{1}c_{2}R_{1}R_{2}}$$
(6.1.2)

En la Fig. (6.1.3) se muestra la lozalización de las raíces para los diferentes polinomios de aproximación de la ecuación característica Butterworth, Chebyshev y Bessel.




Fig. (6.1.3) Localización de los polos en el Dominio de  $\underline{S}$  para la ecuación (6.1.2)

La ecuación (6.1.1) se puede poner de la siguiente manera:

$$Av = \frac{\frac{1/R_1R_2C_1C_2}{C_1R_1} + \frac{1}{C_1R_2}}{S^2 + \left(\frac{1}{C_1R_1} + \frac{1}{C_1R_2}\right)S + \frac{1}{R_1R_2C_1C_2}}$$
(6.1.3)

La ecuación (6.1.2) es de la forma:

$$A_{V} = \frac{(\omega_{0}^{2})^{2}}{S^{2}+2 \times \omega_{0}^{2} S + \omega_{0}^{2}}$$
 (6.1.4)

donde:

$$\omega_0 = \frac{1}{R_1 R_2 C_1 C_2}$$
 (6.1.5)

$$\zeta = \frac{1}{2Q} \tag{6.1.6}$$

 $\omega$ o es la frecuencia natural ó frecuencia de corte del filtro y  $\varepsilon$  es el factor de amortiguamiento. Entre menor sea el factor de amortiguamiento, mayor es el pico resultante en  $\omega$ o en la respuesta en frecuencia del filtro. Este factor de amortiguamiento está dado por:

$$\mathcal{E} = \frac{R_1 + R_2}{2} \left( \frac{c_2}{R_1 R_2 C_1} \right)^{1/2} \tag{6.1.7}$$

A continuación damos una tabla para los capacitores del filtro de  $2^{\circ}$  orden de paso bajo y ganancia unitaria de la Fig. (6.1.1) en cada una de sus versiones.

Tipo de Filtro	6	c <sub>1</sub> "F	C <sub>2</sub> " F
Bessel	0.8659	0.9066	0.6799
Butlerworth	0.7072	1.414	0.7071
Cheb.(0.1 DB)	0.6516	1.638	0.6955
Cheb. (0.25 DB)	0.6179	1.778	0.6789
Cheb. (0.5 DB)	0.5789	1.949	0.6533
Cheb. (1.0 DB)	0.5228	2.218	0.6061
Cheb. (2 DB)	0.4431	2.672	0.5246
Cheb. (3 DB)	0.3333	3.103	0.4558

Tabla de valores de capacitores

- 1. Escoja  $C_1$ " y  $C_2$ " de la Tabla dada, de acuerdo al tipo de filtro requerido.
- 2. Usando la frecuencia de corte  $\mathbf{f}_0$  realice el siguiente escalamiento en frecuencia.

$$c_1 = \frac{c_1''}{2 \text{ fo}} \tag{6.1.8}$$

$$c_2 = \frac{c_2}{2 \text{ fo}}$$
 (6.1.9)

3. Escoja un valor  $R = R_1 = R_2$  de tal manera que obtenga valores prácticos para  $C_1$  y  $C_2$ . Para esto se realiza lo que se llama un escalamiento de impedancia.

$$c_{1} = \frac{c_{1}'}{R}$$
 (6.1.10)  
$$c_{2} = \frac{c_{2}'}{R}$$
 (6.1.11)

A continuación ilustraremos con un ejemplo.

## Ejemplo:

fo = 1,000 HZ Tipo Chebyshev 3 D.B. Máximo tamaño del capacitor 0.01 uf

De la tabla obtenemos:

$$c_1^* = 3.103 \text{ F}$$
 $c_2^* = 0.4558 \text{ F}$ 

Usanio un escalamiento en frecuencia

$$c'_{1} = \frac{c''_{1}}{2\pi fo}$$

$$c'_{1} = \frac{3.103}{2\pi x \cdot 103} = 4.94 \times 10^{-4}$$

$$c'_{2} = \frac{c''_{2}}{2\pi x \cdot fo}$$

$$c'_{2} = \frac{0.4558}{2\pi x \cdot 103} = 7.25 \times 10^{-5}$$

Escogiendo  $C_1 = 0.01$  uf  $R = \frac{C_1^1}{C_1} = 49.400 \text{ s}_2$   $C_2 = \frac{C_2^1}{R} = 1,470 \text{ pf}$ 

6.2 FILTRO ACTIVO DE SEGUNDO ORDEN Y GANANCIA UNITARIA DE PASO ALTO.

Este circuito se muestra en la Fig. (6.4) y proporcio na ganancia unitaria para frecuencias mayores que fo y en cambio impide el paso de D.C.




Fig. (6.4) Filtro de segundo orden y ganancia unitaria de Paso Alto. La función de transferencia está dada por la ecuación (6.2.1)

$$A_{v} = \frac{s^{2}}{s^{2} + s(1/R_{2}C_{1} + 1/R_{2}C_{2}) + 1/R_{1}R_{2}C_{1}C_{2}}$$
(6.2.1)

La localización de los polos complejos es en 🗀

$$S_{\mathbf{r}}S_{2} = -\frac{1}{2R_{2}} \left[ \frac{C_{1}+C_{2}}{C_{1}C_{2}} \right]^{\frac{1}{2}} \left[ \left( \frac{C_{1}+C_{2}}{2R_{2}C_{1}C_{2}} \right)^{2} - \frac{1}{R_{1}R_{2}C_{1}C_{2}} \right]^{1/2}$$
(6.2.2)

La siguiente tabla muestra los valores del amortiguamiento y las resistencias para un filtro de 2º orden de paso alto y ganancia unitaria cuando se utilizan las diferentes aproximaciones.

TABLE 11.1 Unscaled Pesister Values for Fig. 11.1

Type of two puls			
fugle pass filter	ţ	H;	H,
analas ir jaika ta atau ta	-		
Bessel*	(1 4:54)	1 103	1.471
Butterworth	0.7072	0.7072	1.414
Chelo shey (triadB peak)	01516	0.5305	1.435
Cheloshev (0.25-38 gent)	0.5179	0.5624	1 473
Chehydrey (0.5-dB peak)	0.5789	0.514	1.531
Chebyshev (1 dR 1 cak)	417,00%	1 1 47	1 151
Chebyshev 2 dB podar	0.4431	0.3713	1.18#i
Chebyshev (3 dB prob)	0.3833	0.3223	2.194

TABLA 2 de Filtros Paso Alto

Procedimiento de Diseño.

- 1. Escoja  $R_1'$  y  $R_2'$  de la tabla 2 de acuerdo al tipo de filtro requerido.
- 2. Realice el siguiente escalamiento en frecuencia  $C = \frac{1}{2\pi f \sigma} \qquad (6.2.3)$

3. E:coja una constante K que dará valores prácticos para C<sub>1</sub> y C<sub>2</sub>; de acuerdo a la siguiente expresión:

$$c_1 = c_2 = \frac{C}{K}$$
 (6.2.4)

4. Calcule los valores para las presistencias con:

$$R_1 = K R_1'$$
 $R_2 = K R_2'$ 
(6.2.5)

#### 6.3 FILTRO PASO BANDA

La curva característica de este filtro se da en la Fig. (8.5). En la cual se observa que es un filtro que permite el paso a las frecuencias contenidas en tre  $fc_1$  y  $fc_2$ .

En esta parte hablaremos del filtro de paso banda con realimentación múltiple que se muestra en la Fig. - - (6.5) cuyas ventajas son:

- 1. Usa un solo amplificador
- El ajuste de la frecuencia central fo se hace con una sola resistencia R<sub>2</sub>.
- Para Q bajas (menores que 10), la sensitividad del factor de calidad Q y de la frecuencia central fo con respecto a las variaciones en las componentes es baja.
- Para Q bajas el cálculo corresponde bas tante al valor real obtenido.




Fig. (6.5) Filtro Paso-Banda con realimentación múltiple.

Su función de transferencia es:

$$A_{V} = \frac{-ds}{s^{2} + as + b}$$
 (6.3.1)

Donde:

$$1 = \frac{1}{R_1 C_1} \tag{6.3.2}$$

$$a = \frac{1/C_1 + 1/C_2}{R_2}$$
 (6.3.3)

$$b = \frac{1/R_1 + \frac{3}{1/R_2}}{R_3 C_1 C_2}$$
 (6.3.4)

Normalmente se hace:

$$c_1 = c_2 = c$$
 (6.3.5)

$$R_1 = \frac{1}{2\pi^0 \text{ fHC}} \tag{6.3.6}$$

$$R_2 = 200 \left(\frac{2 \text{ fo}^2}{\text{Af}} - \text{AfH}\right)^{-1/2}$$
 (6.3.7)

$$R_3 = \frac{1}{\pi^4 fC}$$
 (6.3.8)

Invirtiendo estas ecuaciones, podemos tener:

$$fo = \frac{1}{2\pi} \left[ \frac{1}{R_3^C_1 C_2} \left( \frac{1}{R_1} + \frac{1}{R_2} \right) \right]^{1/2}$$

$$Q = \frac{fo}{\Delta f} = \frac{\frac{R_3(1/R_1 + 1/R_2)}{(c_2/c_1)^{1/2} + (c_1/c_2)^{-1/2}} (6.3.10)$$

$$H = \frac{\frac{R_3}{R_1} \frac{C_2}{(c_1 + c_2)} (6.3.11)}{(6.3.11)}$$

Diseño del Filtro Paso Banda

- 1. Escoga los valores de fo, H y Q de acuerdo a las necesidades de su diseño.
- 2. Haga  $C = C_1 = C_2$  de un valor práctico.
- 3. Calcule  $R_3 = \frac{20}{200 \text{ MfoQ}}$

Notando que si R<sub>3</sub> es muy grande tendremos un voltaje de desajuste dado por:

Si este valor es grande, escoja un valor mayor de C y vuelva a calcular R

4. Calcule R, de:

$$R_2 = \frac{Q}{(2\eta fo)(2Q^2-H)}$$

DISPOSITIVOS Y CIRCUITOS ELECTRONICOS.

GENERADORES DE ONDAS Y CONVERTIDORES A/D Y D/A

ING. ROBERTO MACIAS PEREZ

SEPTIEMBRE,1984.

#### GENERADORES DE ONDAS

#### El Generador de Ondas Cuadradas

Este circuito proporciona a la salida señales de forma cuadrada de una frecuencia y amplitud fijas; las quales puede fijar el diseñador.

Su principio de operación se basa en el uso de un Schmitrigger en cuya salida se conecta una red RC de paso bajo y el voltaje desarrollado en el capacitor se aplica a la terminal inversora en lugar de la señal externa que se aplica al circuito de Schmitt como se muestra en la fig. (7.1). Los diodos son únicamente para limitar la excursión del voltaje en la salida.




Fig. (7.1) Generador de Ondas Oxadradas

La señal de onda generada se muestra en la fig. (7.2); en la cual se ha señala do también el voltaje en el capacitor; a este circuito se le conoce como multi vibrador astable porque no presenta ningún estado estable y solamente tiene dos estados casi estables uno a un valor Vo<sub>max</sub> y otro a -Vo<sub>max</sub>




Fig. (7.2) Voltajes en la salida y en el capacitor del generador de ondas cuadradas.

Del circuito podemos ver que:

the circuit opodemos wer que:

$$V = \begin{pmatrix} 3 & V_0 & (7.1.1) \\ & & & \\ & &$$

$$Vc(t) = Vo_{max} \left[ 1 - (1+2) \vec{e}^{t/2} \right] (7.1.4)$$
donde  $\vec{c} = RC$  (7.1.5)

por otro lado sabemos que 
$$-Q_v(Vx-V_v) = Vo$$
 (7.1.6)

y que si		Vx < Vy	(7.1.7)
		Vo≃Vo max	(7.1.8)
y si	• ,	$V_x \leq V_y$	(7.1.9)
	-	Vo=-Vo max	(7.1.10)

En este caso Vo<sub>max</sub> está limitado por el voltaje del diodo zener más el voltaje de encendido 6 de umbral de un diodo en directa, esto es:

$$Vo=V_2 + V_D$$
 (7.1.11)

Consideremos que Vx < 0 esto es la diferencia Vd es negativa donde Vd está dada por (7.1.12)

Esto implica, según (7.1.7) que Vo es positivo e igual a Vo $_{\max}$ ; por lo que Vy también es positivo y está dado por (7.1.2)

El circuito de carga del capacitor es el mostrado en la fig. (7.3) y su salida tiende a  $Vo_{\rm max}$  en forma exponencial.




Fig. (7.3) Circuito de carga del capacitor para Vo-Vo

Onando el voltaje en el capacitor  $\underline{C}$  alcanza un valor igual al que presenta Vy; esto es cuando  $Vc=(3Vo_{max}$ ; el voltaje en la salida del operacional commuta a un valor aproximadamente igual a su voltaje negativo de polariza ción (-Vcc) y la salida del circuito va a un voltaje igual a - $Vo_{max}$ . Esto hace que el voltaje en y se haga negativo e igual a  $-(3Vo_{max})$  y el circuito del capacitor está dado por la fig. (7.4).




Fig. (7.4) Circuito del capacitor para Vo=-Vo $_{max}$ ; Note que Vc= Vo $_{max}$  inicialmente.

Ahora el voltaje en el capacitor tiende a ir a -Vo<sub>max</sub> siguiendo una curva exponencial y mientras no alcance un valor igual a -BVo<sub>max</sub>; la salida del circuito permanecerá en un valor igual a -Vo<sub>max</sub> y así; cuando Vc iguale a -BVo<sub>max</sub> el circuito commuta a un valor igual a Vo<sub>max</sub> y se repite el ciclo.

Si hacemos t=0 cuando Vc = -8Vo; para el primer semiciclo; tenemos (ya que Vc va a Vo $_{max}$  con una constante de tiempo  $\zeta$  = RC),

$$Vc(t) = Vo_{max} - 1 - (1+\beta) e^{-t/\xi}$$
 (7.1.13)

puesto que cuanto  $t=\frac{T}{2}$ ;  $\forall c=\beta\ \forall o_{max}$ ; podemos calcular el período resolviendo la expresión (7.1.13) y obtener (7.1.14)

$$T = 2 c \ln \frac{1+B}{1-B}$$
 (7.1.14)

T = 2 RC Ln 
$$\left(1 + \frac{^2R_1}{R_2}\right)$$
 (7.1.15)

Note que T es independiente de Vo

Este generador se usa en un rango de 10 Hz. En frecue<u>n</u> cias mayores el Slew-Rate del operacional limita la pendiente de la onda cuadrada de salida. La amplitud depende del voltaje de los diodos Zener y un buen "apareo" ha ce que haya simetría en la amplitud.

## 7.2 GENERADOR DE ONDAS TRIANGULARES

Del circuito generador de ondas cuadradas, podemos observar que el voltaje en el capacitor tiene una forma trian gular; sólo que los lados del triángulo son exponencia--les más bien que rectas. Para linealizar los triángulos es necesario que el capacitor se cargue con una fuente de corriente constante. Aquí se puede usar un transistor ya sea bipolar o FET para general las rampas; pero en esta parte usaremos un circuito integrador con un operacional; el cual tiene un comportamiento mejor. El circuito generador de ondas triangulares se muestra en la Fig. (7.5).




Fig. (7.5) Generador de Ondas Triangulares

Debido a la inversión de la señal en el integrador; este voltaje es realimentado a la terminal <u>no inver</u> sora del comparador y no a la inversora como en el caso del generador de ondas cuadradas. En otras <u>pa</u> lauras, el comparador se comporta como un Schmitt Trigger no inversor.

La Fig. (7.6) muestra la señal triangular obtenida.




Fig. (7.6) Señal triangular obtenida en el circuito de la Fig. (7.5).

Para encontrar el valor máximo de la señal trianqular; asumamos que el voltaje Vo<sub>l</sub> que es la salida del comparador está en su valor negativo; esto es: Yo<sub>1</sub> =-V<sub>OMEX</sub> donde V<sub>OMAX</sub> es como antes igual a V<sub>D</sub>+ V,, la suma de voltajes en los diódos Zener. Con la entrada negativa; la salida del integrador V<sub>T</sub> . es una rampa de pendiente positiva. El voltaje Vy en el comparador está dado por (7.2.1). Esta expre sión se obtiene utilizando el principio de superpostción.

$$v_y = \frac{v_{oMAX} \cdot R_2}{R_1 + R_2} + \frac{v_T \cdot R_1}{R_1 + R_2}$$
 (7.2.1)

Cuando  $V_T$  llega a un valor igual a  $V_R$ ; el comparador cambia de estado y  $V_{O1}$  se hace igual a +  $V_{OMAX}$ , lo cual hace que Vy comience a decrecer en forma lineal; por lo tanto, el valor de pico de la señal triangular ocurre para Vy = VR. De la ecuación (7.2.1)

$$V_{\text{MAX}} = V_{R} = \frac{R_{1} + R_{2}}{R_{1}} + V_{\text{oMAX}} = \frac{R_{2}}{R_{1}}$$
 (7.2.2)

Por modio de un argumento similar podemos encontrar

$$v_{min} = v_R = \frac{R_1 + R_2}{R_1} - v_{oHAX} = \frac{R_2}{R_1}$$
 (7.2.3)

y el swing de pico a pico está dado por:

$$v_{MAX} - v_{min} = 2 v_0 - \frac{R_2}{R_1}$$
 (7.2.4)

Hay que notar que el valor promedio está dado por:

$$V \text{ prom} = V_p (R_1 + R_2)/R_1$$
 (7.2.5)

y si  $V_0 = 0$  la señal va de -  $V_0 R_2/R_1$  a  $V_0 R_2/R_1$ . Este desplazamiento en voltaje es controlado por V<sub>R</sub>.y el swing de pico a pico es controlado por la relación de R2/R1.

Para calcular los tiempos T<sub>1</sub> y T<sub>2</sub>, debemos considerar que la corriente de carga en el capacitor está dada por (7.2.6)

$$i_c = c \frac{dVc}{dt} \qquad (7.2.6)$$

pero:

por lo que:

$$1_{C} = -c \frac{dV_{T}}{dt} \qquad (7.2.7)$$

para 
$$V_{01} = -V_{0MAX}$$
 (7.2.8)

$$t = -\frac{V_{OMAX}}{R} \tag{7.2.9}$$

por tanto:

$$T_1 = \frac{V_{MAX} - V_{mfn}}{V_{oMAX/RC}}$$
 (7.2.11)

finalmente:

$$T_1 = \frac{2R_2 R_C}{R_1}$$
 (7.2.12)

Puesto que la velocidad del barrido negativo tiene la misma magnitud que la calculada arriba,  $T_2 = T_1 = T/2$ = 1/2f, donde la frecuencia f está dada por (7.2.13)

$$f = \frac{R_1}{4R_2RC}$$
 (7.2.13)

Note que la frecuencia es independiente de la amplitud. La máxima frecuencia está limitada por el Slew-Rate del integrador o por su máxima corriente de salida, la cual determina la velocidad de carga del capacitor.

ta Fig. (7.7) muestra un amplificador, una red de realimentación y un circuito mezclador; la malla no se ha cerrado como puede observarse. El amplificador proporciona una salida Xo como consecuencia de la entrada Xi aplicada directamente al amplificador. La salida de la red de realimentación es Xf = 8Xo = a8Xi y la salida del circuito mezclador, que es solamente un inversor, está dada por:

$$X_1 = -X_f = -aeX_1$$

y la ganancia de lazo T es .

$$T = \frac{X_f}{X_1} = -\frac{X_f}{X_1} = B_A$$

si la señal  $X_f$  es idéntica a la señal externa aplicada  $X_f$ ; puesto que el amplificador no puede distinguir la fuente de la señal de entrada aplicada a él, y de repente se descenecta la fuente y se conecta el punto 2 al 1; el amplificador seguirá proporcionando la misma salida que antes. Note que hemos supuesto que  $X_f = X_f$  significa que son exactamente iguales todo el tiempo. La condición  $X_f = X_f$  es equivalente a que - a $\beta$ = 1; la ganancia de lazo debe ser igual a la unidad.




Fig. (7.7) Amplificador de ganancia A, red de realimentación(5.No conectados aún.

## 7.3.1. EL CRITERIO DE BARKHAUSEN

Para una onda senoidal  $X_f = X_i$  es equivalente a que la Amplitud, la Fase y la Frecuencia de  $X_i$  y  $X_f$  son idénticas. Por lo tanto, tenemos el siguiente principio.

La frecuencia a la que un oscilador senoidal opera es la frecuencia para la que el corrimiento total introducido por el amplificador y la red de realimentación es exactamente cero (o un múltiplo de 2m). Dicho de otra manera.

La frecuencia de un oscilador senoidal está determinada por la condición que el defasamiento de su ganancia de lazo es cero.

#### Además:

Las oscilaciones no se sostendrán si, a la frecuencia de oscilación, la magnitud del producto de la ganancia de lazo es menor que la unidad.

A la condición de Ganancia de Lazo Unitaria se le de nomina Criterio de Barkhausen.

Esta condición implica, desde luego que:

$$|\mathbf{a}|\mathbf{\beta}| = 1 \tag{7.3.1}$$

y la fase de aßes cero.

El principio enunciado es consistente con la ecuación de la realimentación (7.3.2)

$$A_f = \frac{a}{1 + \beta a}$$
 (7.3.2)

Para la que si -a e = 1; Af  $+\infty$  lo que puede interpretarse como que "existe un voltaje de salida aún cuando ningún voltaje se aplique a la entrada".

En la realización de osciladores prácticos, la ganancia de lazo se hace ligeramente mayor que la unidad y la amplitud de las oscilaciones es limitada por la saturación del sistema, o limitadores de amplitud tales como Diodos Zener.

#### 7.3.2. EL OSCILADOR DE PUENTE DE WIEN.

La Fig. (7.8) muestra el circuito denominado oscilador de puente de Wien; en el cual podemos observar que se tiene un amplificador No inversor; cuya señal de entr<u>a</u> da es Vy.




Fig. (7.8) Puente de Wien

Esto es 
$$V_0 = V_y \{1 + \frac{R_2}{R_1}\}$$
 (7.3.3)

Además 
$$V_y = V_0 = \frac{Z_2}{Z_1 + Z_2}$$
 (7.3.4)

De las expresiones (7.3.3) y (7.3.4) podemos identificar tanto la ganancia del amplificador como el factor de realimentación.

La ganancia de voltaje del amplificador está dada por (7.3.5)

$$A_{v_1} = \{1 + \frac{R_2}{R_1}\}$$
 (7.3.5)

Y el factor de realimentación g está dado por la expresión (7.3.6)

$$\beta = \frac{-\frac{7}{2}}{\frac{7}{1} + \frac{7}{2}}$$
 (7.3.6)

Donde  $Z_1$  y  $Z_2$  están dados por (7.3.7)

$$Z_1 = R + \frac{1}{sc}$$

$$Z_2 = R || 1/sc$$
 (7.3.7)

Esto es:

$$Z_2 = \frac{R}{Rcs + 1}$$
 (7.3.8)

Calculemos la ganancia de lazo

$$T = A_{\nu} \beta$$
 (7.3.9)

$$T = A_{V} - \frac{Z_{2}}{Z_{1} + Z_{2}}$$
 (7.3.10)

Que se puede escribir:

$$T = A_{V} \frac{\frac{R}{1 + Rcs}}{\frac{R}{1 + Rcs} + R + \frac{1}{5c}}$$
 (7.3.11)

Que se puede simplificar a la expresión (7.3.12)

$$T = A_V \frac{s/R_c}{s^2 + (3/R_c) s + 1/(R_c)^2}$$
 (7.3.12)

Aplicando el criterio de Barkhausen que nos dice que la parte real de la ganancia de lazo (T) debe ser igual a la unidad y la parte imaginaria igual a cero; lo que es equivalente a decir que su defasamiento es cero y su magnitud igual a la unidad.

$$T(s) = A_V \frac{s/R_C}{s^2 + (3/R_C) s + 1/(R_C)^2}$$
 (7.3.12)

$$T(jw) = A_v \frac{jw/Rc}{(j...)^2 + (3/Rc) \cdot jw + 1/(Rc)^2}$$
 (7.3.13)

$$T(j) = {ReT(j\omega)}^2 + {ImT(j\omega)}^2$$
 (7.3.14)

Desarrollando y haciendo Im  $T(y_0)=0$  se obtiene la frecuencia de oscilación

$$\omega_0 = \frac{1}{RC} \tag{7.3.15}$$

o bién; como 😇 = 2×f

$$f_0 = \frac{1}{2\pi Rc} \tag{7.3.16}$$

Substituyendo (7.3.15) en (7.3.14) y haciendo que la magnitud de la ganancia de lazo sea igual a uno; obtenemos que

$$Av = 3$$
 (7.3.17)

Este valor garantiza que las oscilaciones se sotendrán; en la práctica se hace un poco mayor que  $\underline{3}$ .

La condición dada por (7.3.17) implica que:

$$R_2 = 2R_1$$
 (7.3.18)

Aunque por lo mencionado anteriormente; normalmente se hace:

$$R_2 > 2R_1$$
 (7.3.19)

para garantizar que la oscilación se mantiene.

En estos tipos de osciladores, la principal limitación es la respuesta en frecuencia del amplificador operacional y desde luego el slew-rate; por lo que eligiendo adecuadamente el amplificador se pueden lograr oscilaciones hasta de 10 MHZ.

#### 7.3.3 EL OSCILADOR POR CAMBIO DE FASE

La Fig. (7.9) muestra un esquema general del oscilador con red cambiadora de fase. En él se puede observar la presencia de tres secciones  $Z_1$ - $Z_2$  en la red de realimentación, cuyo objeto es conseguir 180 grados de defasamiento que, junto con los 180 propios del amplificador inversor permite tener una ganancia de lazo cuyo defasamiento es 360 grados 0 0.

Puesto que cada una de las secciones produce un defasamiento que no ruede llegar a los 90°, serán necesarias como mínimo tres secciones para lograr los 180° necesarios.




Fig. (7.9) Oscilador por Cambio de Fase.

Del circuito de la Fig. (7.9) se pueden plantear las siguientes ecuaciones:

$$Vo = i_1 (Z_1 + Z_2) - i_2 Z_2 \qquad (7.3.20)$$

$$= -\frac{1}{12}Z_2 + \frac{1}{13}(Z_1 + 2Z_2) \tag{7.3.22}$$

$$Vf = i_3 Z_2$$
 (7.3.23)

Manipulando algebraicamente se puede obtener la expresión (7.3.24); la cual nos representa el factor de rea limentación B.

$$\frac{\sqrt[4]{f}}{\sqrt[4]{\frac{2}{2}}} = \frac{1}{(\frac{2}{2})^3 + 5(\frac{2}{2})^2 + 6(\frac{2}{2}) + 1}$$
 (7.3.24)

Si observamos la expresión (7.3.24); la parte imaginaria está dada por las potencias impares, por lo que, si consideramos a Av real; la expresión (7.3.25) nos da la fre cuencia de oscilación.

$$\left(-\frac{z_1}{z_2}\right)^2 + 6\left(-\frac{z_1}{z_2}\right) = 0$$
 (7.3.25)

Para el caso de celdas R-C; se tiene que la red defasadora es la mostrada en la Fig. (7.10)




Fig. (7.10) Red Defasadora R-C.

Con la red defasadora de la Fig. (7.10) tenemos que:

$$z_1 = \frac{1}{Sc}$$
 (7.3.26)

$$Z_2 = R$$
 (7.3.27)

Por lo que si sustituimos (7.3.26) y (7:3.27) en la expresion (7.3.25); queda:

$$\left(\frac{1}{RCS}\right) + 6\left(\frac{1}{RCS}\right) = 0$$
 (7.3.28)

Si en la expresión (7.3.28) sustituimos S por ju<sup>2</sup>, tendremos:

$$\frac{1}{-j(\omega RC)^3} + 6 \frac{1}{-j(\omega RC)} = 0$$
 (7.3.29)

o bién multiplicando por j<sup>2</sup> ambos términos, tenemos:

$$\int_{1}^{2} \left\{ \frac{1}{R^{3} c^{3}} - 6 - \frac{\omega^{2}}{RC} \right\} = 0 \qquad (7.3.30)$$

y finalmente haciendo la parte imaginaria igual a cero y resolviendo para ω; se tiene la expresión (7.3.31) donde wa es la frecuencia de oscilación:

$$\omega_0 = \frac{1}{\sqrt{6} \text{ gc}}$$
 (7.3.31)

Si consideramos que  $\beta = \frac{Vf}{Vo}$ 

y en la ecuación (7.3.24) sustituimos el valor de ωο dado por la ecuación (7.3.31); tenemos que los térmi nos de potencia impar son cero; por lo que nos queda:

$$\beta (\omega_0) = \frac{1}{5 \left(\frac{1}{J^{\omega_0} RC}\right)^2 + 1}$$
 (7.3.32)

y finalmente

$$6(\omega_0) = \frac{1}{-29}$$
 (7.3.33)

y como la ganancia de lazo debe ser unidad en su parte real:

$$A_{V} \beta (\omega \alpha) = 1$$
 (7.3.34)  
 $A_{V} \left(-\frac{1}{29}\right) = 1$ 

$$A_{v} = -29$$
 (7.3.35)

La expresión (7.3.35) da la condición para que oscile el circuito oscilador por corrimiento de fase; el cual produce una señal señoidal cuya frecuencia de oscilación fo está dada por (7.3.36)

$$fo = \frac{\omega_0}{2\pi}$$
 (7.3.36).

En este circuito; la principal limitante es la respuesta de frecuencia del amplificador operacional; para lograr oscilaciones de frecuencias mayores a 1 MHz es necesario usar un operacional de banda ancha como el 702 u otros.

### 1.- INTRODUCCION

#### 1.1 - CANTIDADES ANALOGICAS Y DIGITALES

Las variables analógicas, cualquiera que sea su origen son frecuentemente convertidas, por transductores, en voltajes o corrientes. Estas señales eléctricas pueden aparecer co mo señales de corriente directa, o de corriente alterna co mo son las salidas de termopares, potenciometros, puentes o elementos ópticos. Las variables analógicas tratadas con más frecuencia son aquellas que envuelven corrientes o vol tajes que representan el fenómeno físico y pueden ser de banda ancha o angosta, pueden estar escaladas o representar una medición directa. Las palabras digitales son representa das por la presencia o ausencia de niveles de voltaje fijos. Los números digitales son básicamente binarios. Esto es. ca da bit o unidad de información tiene dos estados posibles "uno" o "cero". Estas palabras pueden aparecer en paralelo. esto es, teniendo un bit en cada linea, o en serie, es decir un bit tras otro en una sola linea.

1.2 PORQUE ES NECESARIA LA CONVERSION A/D Y D/A
En su estado natural, todas las variables físicas, tales co
mo presión, distancia, tiempo, temperatura, velocidad etc.,
aparecen en forma analógica. Sin embargo, a menudo es necesario manejarlas en forma digital donde se tiene necesidad

de un procesamiento rápido de las señales.

Los actuadores electromecánicos mueven las componentes f $\underline{f}$  sicas y generan velocidad, aceleración, presión, etc., y sus entradas generalmente son voltajes o corrientes anal $\underline{\phi}$  gicas (fig. 2)

Con salidas analógicas de los sensores y entradas analógicas requeridas por los actuadores, parece lógico desarrollar sistemas que así funcionan.

Pero con el desarrollo actual de sistemas y equipos digitales, ha surgido la necesidad de lograr una conversión de-los dos tipos de señales con el fin de poder desarrollar sistemas analógicos-digitales, es decir, sistemas donde la variable medida, siendo analógica, pueda procesarse en forma digital.

Esta necesidad llevó a la creación de dispositivos que realizan una conversión de señal analógica a señal digital y de señal digital analógica llamados convertidores A/D y D/A. El propósito de los convertidores A/D es traducir el dominio real o analógico, al dominio digital. Esto es el convertidor acepta voltajes o corrientes analógic as como entradas y proporciona salidas digitales (fig. 3)

Similarmente, un convertidor D/A, acepta entradas en níveles de voltaje o corriente digitales y proporciona salidas anal $\underline{\delta}$  gicas (fig. 4)

#### 1.3 APLICACIONES

Existe diversas aplicaciones de los convertidores A/D y
D/A de las cuales mencionamos algunas.
Sistemas de Control Digital
Sistemas de Telemedición
Sistemas de Computación Híbrida
Sistemas de Comunicación Digital
Sistemas de Medición y Prueba




Fig. 1 Señal Analógica que representa una variable física. (Entrada)




Fig. 2 Señal analógica de control Elemento Final




Fig. 3 Diagrama de bloques de un convertidor Analógico Digital

. 1




Fig. 4 Diagrama de bloques de un convertidor Digital-Analógico.

## CONVERSION A/D

Las señales digitales son aquellas que se representan por formas onda que cambian abruptamente entre dos va lores, como un tren de pulsos; en cambio las señales analógicas pueden adquirir cualquier valor en un rango continuo.

Cuando se desea procesar señales analógicas, a menudo es muy ventajoso hacer una conversión de la señal analógica en una señal digital y realizar el proceso de una forma digital.

Las ventajas de realizar una conversión de una señal analógica en una señal digital es la inmunidad al ruido de la señal digital y la facilidad del procesamiento di gital debido a las herramientas existentes en la actualidad. Sin embargo si esa señal digital la queremos usar para accionar un elemento, como un motor de D.C. por eiem plo; es necesario realizar la operación inversa y hacer la conversión de la señal digital en una señal analógica. Un ejemplo de sistema que utiliza ambas conversiones es el llamado Sistema de Comunicación PCM. En este sistema, primeramente la señal analógica se convierte en una señal digital, se trasmite y en el receptor se reconstituye la señal analógica original mediante una conversión de la señal digital recibida en la señal analógica equivalente.

En la con versión de una señal analógica en una señal diqital, se necesitan cutro procesos que son:

- Muestreo
- Retención
- Cuantización
- Codificación

Estos cuatro procesos no necesariamente se realizan en for ma separada; sino más bien se efectuan por parejas, esto es, el muestreo y la retención se llevan a cabo en un circuito muestreador-retenedor como el de la figura (1) y la cuantización codificación, también se efectúan simultáneamente en el convertidor A/D. Una vez que se ha completado el proceso en forma digital. la reconstitución de una señal analógica de salida se realiza por medio de un convertidor digital-analógico -(DiA) seguido de filtros integradores que hacen la señal ana lógica más suave.

#### EL CIRCUITO DE MUESTREO-RETENCION (SH) 2.1.

Un circuito de muestreo y retén en su forma más simple se muestra en la fig. (1) y no es otra cosa que un switch S en serie con un capacitor C




Fig. (5) Sample/Hold en su forma esquemática

Su funcionamiento es como sigue, durante el tiempo de muestreo el interruptor S se cierra y permite el paso de la señal analógica Vi (t); haciendo que el voltaje en el capacitor sea igual a Vi (t) y en el tiempo de retención se abre el interruptor S obligando al capacitor a sostener el voltaje aplicado un instante antes que se abriera S.

La figura (5) muestra un circuito de muestreo-retención for mado por dos amplificadores operacionales que funcionan como seguidor de voltje y un FET que hace las veces de interruptor.




Fig. (6) Circuito de Muestreo-Retención (SIH) implementado con dos operacionales y un FET.

El funcionamiento del circulto de la fig. (6) es como sigue:

Se aplica un pulso positivo a la compuesta del FET canal N el cual hace que se comporte como un interruptor cerrado y el capacitor se carga al valor instantáneo del voltaje de entrada con una constante de carga  $G = (RO + r_{DS})$  C donde Ro es la resistencia de salida del amplificador operacional y rDSON es la resistencia de encendido del FET. En ausencia del pulso el F.E.T.

Se comporta como un interruptor abierto y el capacitor está aislado de toda carga y descarga por medio del LM110, lo que hace que sostenga el voltaje de entrada presente un instante antes que ocu rriera el cese del pulso positivo a la compuerta del F.E.T Es recomendable: utilizar capacitores de pollietileno, mylar o teflón para evitar las pérdidas de carga.

Dos factores más influyen en la operación del circuito; uno es el tiempo de apertura que es el retraso entre el tiempo en que aparece el pulso en la compuerta del FET y el tiempo en que se "cierra" el interruptor; normalmente este tiem po de adquisición que es el tiempo que la toma al capacitor para cambiar de un nivel de voltaje de sostenimiento a otro nuevo valor de un voltaje de entrada después que el interrup tor se cierra.

Cuando se usa un capacitor mayor que 0.05 uf es necesario poner una resistencia de aislamiento del orden de 10 K entre el capacitor y la entrada no inversora del amplificador operacional. Esta resistencia es necesaria para proteger al amplificador operacional en caso de que la salida sea puesta en corto circuito.

#### 2.2 VELOCIDAD DE MUESTREO

En una conversión de una señal analógica a digital, se le presentan muestras de la señal analógica al convertidor; para que estas muestras sean representativas de la señal analógica; deben ser tomadas por el circuito de muestreo y reten a una frecuencia del doble de la ...

frecuencia máxima de la señal analógica correspondiente. Esta condición se conoce como el teorema del muestreo y se estudia con rigor en los cursos de comunicaciones y de análisis de sistemas.

Si M(t) es una señal analógica cuya frecuencia máxima de sus componentes espectrales es fm. y Ts son los intervalos regulares de tiempo a los que se van a tomar las muestras de la señal. Ts debe cumplir con la siguiente condición

Ts 4 1/2 fm (2.2.1)

para que las muestras representen efectivamente a la señal M(t) y esta a su vez pueda ser reconstruida a partir de las muestras. La señal M(t) puede reconstruirse a partir de las muestras, pasando estas en un filtro pasabajo que tenga una respuesta plana al menos hasta una frecuencia igual a fm y una frecuencia de cruce igual a fs-fm donde fs =  $\frac{1}{1s}$  esto se ilustra en la fig.(7)




Fig. (7) (a) La Señal M(+) es muestreada y reconstruída.

- (b) Una señal M(+) cualquiera.
- (c) La señal M(+) muestreada.
- (d) La curva de transferencia requerida por el filtro.

## 2.3 CUANTIZACION

La validez del teorema de muestreo hace posible la transmisión ó el procesamiento de una señal analógica por medios digitales. Por lo tanto no es necesario tener la señal analógica siempre presente, sino solamente en los tiem pos de muestreo, y de esta forma, en los intervalos de — tiempo entre cada muestra se puede realizar la conversión de cada muestra de la señal analógica en su equivalente digital.

Las muestras son señales analógicas que varían en una forma contínua con el tiempo; sin embargo en una representación digital, esta variación no es contínua, por lo que la representación digital difiere en el dígito menos significativo de los dígitos empleados en la representación digital. 'De aquí que el proceso de representar las muestras analógicas en señales digitales es tan sólo una buena aproximación. A este proceso de digitalización se le conoce como cuantización y se representa en la Fig. (8).

En la Fig. (8) vemos que se tiene una señal M(t) en (a), esta señal es el voltaje analógico que se va a cuantizar y es igual a Vi; la salida del cuantizador la llamamos Vo. El cuantizador tiene una función de transferencia en forma de escalera como la mostrada en (b); como consecuencia, al aplicar una señal como Vi al cuantizador, se obtiene la señal Vo de la figura (c), denominada  $M_q(t)$ . Debe observarse que mientras Vi = M(t) varía en forma contínua en su rango; la señal cuantizada Vo =  $M_q(t)$  se mantiene en uno o en -- otro valor fijo como  $M_{-1}$ ,  $M_0$ ... etc.




Fig. (8) La operación de cuantización. El quantum es S.

(a) La señal M(t). (b) La característica entra

da-salida del cuantizador. (c) La salida del

cuantizador en Línea contínua. La línea pun
teada representa la salida correspondiente a

una característica de transferencia líneal.

Por lo que la señal  $\mathbf{M}_q(t)$  no cambia en forma continua sino que o no cambia o cambia abruptamente dando un salto de un valor fijo S este valor S es precisamente un quantum.

La señal M'(t) que es la figura punteada de la Fig. (3) (c), representa la forma de onda en la salida. Si el factor de proporcional es uno, Vo = Vi y M'(t) = M(t). Podemos observar que el nivel sostenido por  $M_q(t)$  es el nivel al que M'(t) está más cerca y que la transición entre un nivel y el siguiente ocurre en el instante que M'(t) cruza el punto medio entre los dos niveles adyacentes.

Por lo que la señal cuantizada  $M_Q(t)$  es tan sólo una aproximación de la señal de entrada M(t). La calidad de esta aproximación puede aumentarse reduciendo el tamaño de S o sea incrementando el número de niveles disponibles.

Si queremos cuantizar una señal que tiene un rango de pico  $\underline{R}$  y deseamos utilizar Q niveles de cuantización, el tamaño del quantum S es determinado por (2.3.1).

$$R = QS$$
 (2.3.1)

Podemos localizar los niveles de cuantización como se muestra en la Fig. (8); donde se puede observar que el máximo error de cuantización es de S/2.




Fig. (9) (a) El rango de voltaje de la señal M(t) dividido en Q niveles donde el paso de cuantización es S. Los niveles de cuantización están localizados en el centro del rango. (b) El error de voltaje E(t) como una función del valor instantáneo de la señal M(t).

# 3.- PRINCIPIO DE CONVERSION A/D Y D/A

# 3.1 CONVERSION D/A

El convertidor digital/analógico (D/A) puede ser considerado como un dispositivo decodificador que acepta una señal codificada digitalmente D y una referencia analógica R como entradas, y proporciona una salida analógica A relacionada con la entrada como:

$$A = R \times D$$
 .....(3.1)

donde D es el término digital de un número dado de bits y puede ser representado como:

$$D = \frac{b_1}{2^1} + \frac{b_2}{2^2} + \dots + \frac{b_n}{2^n} + \dots + (3.2)$$

n es el número total de bits y b1, b2,....., bn son -los coeficientes del bit, los cuáles son cuantizados por
""" o por un "o". En términos de una cantidad de referen
cia R y la salida analógica A, la función de transferencia generalizada de un convertidor D/A puede ser descrita
como:

A= R 
$$\left[2^{-1}b1 + 2^{-2}b_2 + \dots + 2^{-n}b_n\right]..(3.3)$$

El sistema de un convertidor D/A contiene actualmente cuatro partes separadas:

Una cantidad de referencia correspondiente al parametro R de la ecuación 3.3.; un conjunto de interruptores analógicos para simular los coeficientes binarios bl, b2, ...bn; una malla resistiva de peso; y sumador a la salida.

Una configuración, incorporando estos cuatro componentes básicos, se muestra en la figura 1.1; en éste caso, los pesos relativos de los bits de corriente  $I_1$ ,  $I_2$ ,.... $I_n$  se establecen por una malla resistiva de pesos binario, Se usa un amplificador operacional con alta impedancia de entrada y una alta gancia inversa  $A_1$ , como un medio sumador de los bits individuales de corriente, y general el voltaje analógico correspondiente.

La corriente analógica total I<sub>o</sub> aparece en el modo sumador por lo que la entrada inversa o negativa del amplificador operacional está relaciondada con la entrada de referencia

$$I_0 = \frac{2 \text{ Vref}}{R} \left[ 2^{-1}b_1 + 2^{-2}b_2 + \dots + 2^{-b}b_n \right] \dots (3.4)$$

donde los coeficientes binarios  $b_1, b_2, \ldots, b_n$  están en "l" o en "0", dependiendo de que el interruptor correspondiente  $S_j$  esté en la posición 2 6 1, respectivamente, en la figura.

El voltaje de salida  $\mathbf{V_o}$  es directamente proporcional a  $\mathbf{I_o}$  como:

 $V_0^{=-I} \circ^R \circ = -V_{ref} \left( 2^l b_1 + 2^l b_2 + ... + 2^n b_n \right) ... (3.5)$  donde la resistencia de realimentación  $R_0$  disminuye la corriente, es decir, sirve como un factor de escala y se establece igual a R/2 por conveniencia.

Como se muestra en la ecuación 1.5, para un número dado (n) de bits, la salida presenta 2<sup>n</sup> niveles discretos de voltaje, fluctuando de cero a un valor máximo de:

$$(V_0)$$
 max= $V_{ref}$   $\left[\frac{2^{n-1}}{2^n}\right]$ ...(3.6)

con el cambio mínimo dado por:

$$(\Delta V_0)_{\min} = \frac{V_{\text{ref}}}{2n} \quad \dots \quad (3.7)$$

Los coeficientes de los bits binarios son determinados por las posiciones de los interruptores correspondientes. Se -tiene la opción de commutar un voltaje o una corriente en el circuito, como una función de la entrada digital. En el circuito A de la figura 10, es empleada la ...




Fig. 10 (a) Convertidor A/D con conmutación de voltaje.




Fig. 10 (b) Convertidor A/D con conmutación de corriente.

conmutación de voltaje, donde el voltaje neto a través de cual quiera de las resistencia de peso, es conmutado a tierra o al voltaje de referencia (V<sub>ref</sub>). La figura 10(b) muestra un arreglo de conmutación alternada para el mismo circuito. En este -caso, una terminal de cada resistencia permanece conectada al -V<sub>ref</sub>; la otra terminal es conmutada entre la tierra actual ---(posición!) y la tierra virtual formada en la entrada del amplificador operacional. Este método de conmutación es llamado "conmutación de corriente".

En muchas aplicaciones, y particularmente en cirucuitos integra dos, la conmutación de corriente es normalmente preferida a la de voltaje, por que ofrece ventajas importantes de velocidad de conmutación. De esta manera, durante la conmutación de corriente, los voltajes de modo permanecen sin cambio. Esto minimiza los transistorios de conmutación y su correspondiente tiempo de asentamiento.

# 3.2 CONVERSION A/D.

La función de un convertidor analógico/digital (A/D) es convertir una señal analógica contínua en un término digital. Los convertidores A/D realizan una operación inversa que los convertidores A/D, es decir, codifican una señal analógica dada en una salida digital de una longitud predeterminada de bits.

En un convertidor A/D, la entrada de voltaje analógico Va es aproximada como una fracción binaria de un voltaje de referencia Va es analógica dada en una fracción binaria de un voltaje de referencia va es analógica dada por:

$$D = \frac{V_{a}}{Vref} \left\{ 2^{-1}b_{1} + 2^{-2}b_{2} + \dots + 2^{-n}b_{n} \right\} \dots (3.2.1)$$

donde  $\underline{n}$  es la longitud (medida) del término digital en bits, y  $b_1$ ,  $b_2$ , .... $b_n$  son los coeficientes de los bits binarios, tenien do un valor de "1"  $\delta$  "0". Los coeficientes de los bits que forman la salida digital, pueden ser obtenidos de la salida del convertidor A/D, simultâneamente, en la forma de  $\underline{n}$  salidad paralelas -- (figura 11A), o puede ser secuencialmente desplazada en la misma terminal de salida (fig. 12B).

Estos formatos de salida son llamados "paralelo" y "serie", respectivamente.

En el formato de salida serie, el coeficiente  $b_1$ , co responde al bit más significativo (M.S.B.) que normalmente es calcularo y desplazado primero, seguido por bits de importancia sucesivamente decreciente.

Al codificar un voltaje analógico  $V_a$  en una salida binaria codificada, dada por la ecuación 1.8, un voltaje  $V_{ref}$  "cuantizada" efectivamente dentro de cualquier número de niveles discretos separados por un bit menos significativo (L.S.B.) del término digital. Esto nos lleva a una resolución finita o un error de cuantización en el proceso de conversión A/D, el cuál puede tener un valor máximo de  $\pm$  1/2 L.S.B. En términos de un voltaje analógico arbitrario  $V_a$   $V_{ref}$  ésto conduce a un error de cuantización  $V_a$ , donde:

$$0 \leq \left| \triangle^{\mathbf{V}}_{\mathbf{a}} \right| \leq \frac{\mathbf{v}_{\mathbf{ref}}}{2^{n} \cdot 1} \dots (3.2.2)$$

Nôtese que el error de cuantización es inherente al proceso de codificación digital y por lo tanto está presente en cual q ier convertidor A/D.

Durante el proceso de conversión, la entrada analógica V<sub>a</sub> es muestreada y su contraparte digital es generada en un intervalo de tiempo sinito después, debido al rango finito de conversión del convertidor A/D. Este tiempo, tomado para completar la conversión de una entrada analógica a un término digital, es llamado tiempo de conversión o de "apertura".-




Fig. 11 (a) Convertidor A/Dcon salida en Paralelo




Fig. 11(b).- Convertidor A/D con salida en Serie.

-

La rápidez conque debe ser realizada la conversión A/D, --está determinada por la frecuencia contenida en la entrada
analógica y por la precisión de conversión requerida, o por
una combinación de ambos factores.

Si la entrada analógica varía como una función de tiempo, la presencia de un tiempo de apertura finito puede conducir a un error adicional en la entrada codificada.

Por ejemplo, si la entrada es una función linealmente variable en tiempo, el error de apertura  $V_{\chi}$  puede ser relacionado a la entrada analógica como:

$$v_{x} = \frac{dv_{a}}{dt} t_{x} \qquad \dots \qquad (3.2.3)$$

donde  $t_X$  denota el tiempo de apertura, Así, si la frecuencia contenida en la entrada se incrementa, el error de apertura -- debido a un rango de conversión finito se incrementa también -- muy rápidamente.

# 4. <u>TIPOS DE CONVERTIDORES.</u>

En éste capítulo trataremos algunos tipos de convertidores D/A y A/D.

Los convertidores D/A por su configuración se pueden clasificar en dos grupos, que son:

Convertidores D/A tipo paralelo Convertidores D/A tipo serie.

Esta clasificación se basa en la forma como entra la señal digital al convertidor. Si es un tren de pulsos, se necesita rá una sóla línea para introducir la señal y el convertidor será tipo serie. En cambio, si la señal digital entra en varias líneas (una por cada bit), necesitaremos un convertidor D/A tipo paralelo.

# 4.1 CONVERTIDORES DA TIPO PARALELO

Este tipo de convertidores se caracteriza porque acepta como entrada una señal binaria en paralelo S<sub>p</sub> y tiene, por consiguiente, tantos interruptores como bits contenga la palabra S<sub>p</sub> Cada línea de entrada o para un interruptor que conecta a la malla resistiva ya sea a un voltaje de referencia o a tierra. La malla resistiva convierte el voltaje en una corriente de --magnitud específica, la cuál es sumada en un amplificador operacional o a través de una resistencia de carga, obteniéndose a la salida un voltaje analógico correspondiente a la palabra digital S<sub>p</sub>.

Una forma general de éste tipo de convertidores se vé en la fig. 3.1, donde cada linea tiene un valor específico. si:

$$S_{p=a_1} 2^{-1} + a_2 2^{-2} + \dots + a_n 2^{-n}$$
 (4.1.1)

y:

$$V_o = V_R \times S_p$$
 (4.1.2)




Fig. (12) Convertidor D/A Tipo paralelo.

entonces

$$V_0 = V_R (a_1^2 + a_2^2 + ... + a_n^2) (4.1.3)$$

Si el iésimo bit de S $_{p}$  tiene un uno lógico se generará una corriente  $I/2^{i}$  , donde: I=- $V_{R}$  /R (4.1.4)

R es la resistencia efectiva de entrada de la malla. y  $\mathbf{V}_{\mathbf{R}}$  es el voltaje de referencia.

Si el iésimo bit es un cero lógico, no flufra ninguna -corriente. Así, por último, si la palabra Sp contiene puros
unos lógicos la corriente en el punto de sumas será:

$$I_T = \underline{I} + \underline{I} + \underline{I} + \underline{I} + \dots + \underline{I}_{2^n}$$
 (4.1.5)

y el voltaje de salida V estará dado por:

$$V_0 = R_f \left[ \begin{array}{c} a_1 & \underline{1} \\ 2^{1} \end{array} \right] \qquad (4.1.6)$$

o bien por:

$$V_0 = I R_f (a_1^2 + a_2^2 + \dots + a_n^2) (3.1.7)$$

donde:

Para una representación bipolar, donde el bit más significativo es el bit signo, el convertidor se arregla de tal forma que para:

 $S_p$  = 1000.00, la corriente total en el punto de suma sea cero. Esto se lleva a cabo haciendo cirucular una corriente de polarización

 $I_B^* = -I/2$ , permanentemente en la entrada del amplificador; y así se obtienes:

Los convertidores D/A tipo paralelo, pueden ser de diferentes formas, de acuerdo como se genera la corriente proporcional a los bits de la palabra digital. Así, tenemos:

Convertidor D/A en paralelo con "Resistencias de Peso" Convertidor D/A en paralelo con "Nalla Resistiva Escalera"

Convertidor D/A en paralelo con "Voltaje de Peso" El convertidor D/A en paralelo con "resistencias de peso " se muestra en la fig. (13). Es el más simple y requiere solamente una resistencia por bit. Las corrientes de magnitud I/2, I/4, ...I/n, son generadas por medio de resistencia de valor R, 2R, .... 2<sup>R</sup>R, las cuáles se conectan a un voltaje de referencia ---Vr, y al punto suma como se observa en la figura (13). Los --interruptores son activados directamente por la señal de entra da y las corrientes son sumadas y convertidas a voltaje por ---medio del amplificador operacional.

El convertidor D/A en paralelo con malla resistiva tipo escale ra (R, 2R), es más usado que el anterior y su circuito se mues tra en la fig. (14).

Su característica es que las impedancias de entrada de las tres ramas de cualquier modo son iguales y que la corriente I que --fluye hacia el modo a través de una rama, ocasione una corriente I/2 que fluye hacia afuera a través de las otras ramas. Un circuito equivalente se muestra en la fig. (15), donde las generadoras de voltaje pueden estar en cualquiera de dos estados, encendido o apagado, ésto es, a V<sub>R</sub> o a O. Cuando la salida del genera dor es cerc, acuta como un corto circuito ya que su impedencia debe ser baja para no cambiar la impedancia de la rama.





Fig. (13) Convertidor D/A paralelo con resistencias de peso



Entrada Digital Paralela S

Fig. (14) Convertidor D/A con malla resistiva esculera.




Fig. (15) corrientes en la Red R-2R

Como la impedancia que vé cada generador es 3R como se produce una corriente I= $V_R$ / 3R, la cuál se vá dividiendo por mitad al llegar a un modo, lo que hace que al llegar a la carga  $R_L$  pase por ella una corriente que es proporcional a la posición del generador que la envía. Así, el generador  $V_1$ , cuando está conectado a  $V_R$ , enviá una corriente I/2. El generador  $V_2$  envía una corriente a la carga igual a I/4, y así sucesivamente has ta llegar al enésimo generador, el cuá envía una corriente a la carga I/ $2^{\rm n}$ .

El convertidor D/A en paralelo tipo voltaje de peso, se muestra en la figura (16) y su funcionamiento es semejan te al dei tipo R, 2R.

La generación de la corrientes fraccionarias I/2, I/4...  $I/2^n$ , se lleva a cabo dividiendo el voltaje de referencia en las fracciones binarias  $V_R/2$ ,  $V_R/4...$ ,  $V_R/2^n$ , por medio de divisores de voltaje y conectando el voltaje así generado a un conjunto de resistencia central. Las corrientes resultantes son combinadas al punto suma del amplificador operacional.

Cada transistor es un interruptor y es usado para cada bit de la señal de entrada y cada interruptor es controlado por una línea diferente.

Cuando se tiene un cero lógico a la entrada, el transistor queda en corte y se produce un flujo de corriente a través de la resistencia de entrada del interruptor correspondien te, hacia el punto de suma.

Cuando se tiene un uno lógico a la entrada, el transistor - entra en saturación, lo cuál hace que la resistencia de entra da esté puenteada a tierra, y el voltaje a la salida será - proporcioanl a la palabra digital de entrada.




Fig. (16) Convertidor D/A con voltaje de peso.

# 4.2 CONVERTIDORES D/A TIPO SERIE.

Este tipo de convertidores se caracteriza por aceptar como señal de entrada un tren de pulsos  $\mathbf{S}_{\mathbf{c}}$  .

Para realizar la conversión, éste tipo de dispositivos ne cesitan un elemento de memoria analógica para ir almace - nando el valor analógico correspondiente a la conversión de cada bit e irlo sumando, para que al finalizar la palabra digital S<sub>s</sub>, se tenga el voltaje analógico equivalente. La Fig. (17) muestra una forma generalizada de éste tipo de convertidores, y su funcionamiento es como sigue.

La señal  $S_S$  controla la operación del convertidor sobre una base de bit por bit. Si ésta señal es un uno durante el período de reloj  $T_1$ , un voltaje de referencia es agregado al voltaje de V, almacenado por un capacitador V la suma resultante es reducida a la mitad. Si la señal es un cero lógico durante el período de reloj  $V_1$ , solamente el voltaje del capacitador es reducido a la mitad. El resultado de esta operación es un voltaje  $V_{1+1}$ , el cuál es almacenado en un capacitador, de tal manera que el siguien te período de reloj  $V_{1+1}$  estará presente, Matemáticamente,  $V_{1+1}$  puede expresarse como:

$$V_{i+1} = \frac{1}{2} (V_i + a_i V_R)$$
 (4.2.1)

donde  $V_i$  es el voltaje del capacitor y  $a_i$  es un uno o un cero lógico, dependiendo del valor de  $S_s$  durante el perío do  $T_4$ .

El voltaje almacenado en el capacitor, una vez que fue con vertido el último bit de  $S_s$ , representa el valor analógico de salida del convertidor y es equivalente a la señal

digital de entrada.

Puesto que esta señal está disponible en un intervalo cor to de tiempo, que es el que transcurre entre una palabra y otra se le agrega normalmente un circuito sostenedor de nivel a la salida para así obtener un valor constante de voltaje durante el tiempo necesario de lectura.




Figura (17).- Convertidor D/A TIPO SERIE.

ري ال Los convertidores D/A en serie, operan generalmente sincronizados con la señal de entrada  $S_{\rm S}$ , la cual presenta primero el bit menos significativo. A continuación se mencionan algunos convertidores de este tipo.

Convertidor D/A en serie con "Sample-Hold" Convertidor D/A en serie tipo Cíclico


El convertidor D/A en serie tipo "Sample-Hold" (mues trear-retener) se muestra en la figura (18).

Este convertidor consiste en tres circuitos S-H en cascada. La operación de cada circuito puede dividirse en dos partes:

- a) Cuando los interruptores  $S_1$ ,  $S_2$ ,  $S_3$  están cerrados, el capacitor C es cargado a un voltaje  $V_0$ , el cual es la suma de los voltajes de entrada, multiplicados por un factor de escala.
- b) Cuando los interruptores están abiertos, la salida per manece constante a  $\mathbf{Y}_{\Delta}$

El primer circuito S-H $_1$  de la Fig. (18), suma el voltaje de referencia Y $_r$  con la salida del segundo circuito S-H $_2$  con valor Y $_{02}$ y lo multiplica por un factor de escala igual a 0.5.

El segundo circuito S-H $_2$  tiene solamente una entrada, que es la salida del primero ( ${\rm V_{01}}$ ); su factor de escala es la unidad y por lo tanto,  ${\rm V_{02}}$  es igual en magnitud a  ${\rm V_{01}}$ . Los dos circuitos anteriores son conectados en una malla, con  ${\rm V_{01}}$  conectado a la entrada del segundo y  ${\rm V_{02}}$  a la entrada del primero.



-875-

El tercer circuito S-H<sub>3</sub> muestra V<sub>O2</sub> solamente por un corto tiempo al término de cada conversión y lo retiene al final de la siguiente conversión.

Una gráfica del funcionamiento de este circuito se vé en la Fig. (19) en la que:

S<sub>s</sub> = 000000101011 = 43 decimal

$$T_1 = T_1, T_2, T_3, ... T_{12}$$

$$T_1 = t_1 + \overline{t_1}$$

La señal de "Reset" es siempre cero excepto en el período  $\tau_{13}$ .

El tiempo de carga de los capacitadores en los circuitos S-H es pequeño en comparación con  $\mathsf{T}_1$  .

El interruptor  $\mathbf{S}_1$  siempre está cerrado durante  $\mathbf{t}_1$  y  $\mathbf{S}_2$  , permanece cerrado durante  $\overline{\mathbf{t}}_1$  .

El interruptor  $\mathbf{S_3}$  solamente permanece cerrado durante la primera mitad de  $\mathbf{T_{13}}$ 

El circuito del convertidor D/A tipo cíclico se muestra en la Fig. 20 usa dos interruptores  $S_1$  y  $S_2$  para conectar el voltaje de referencia o tierra, al amplificador operacional de entrada; tres interruptores  $S_3$ , y  $S_5$  para conectar el amplificador de salida a los capacitores de memo-

ria  ${\rm C_A}$ ,  ${\rm C_B}$  y  ${\rm C_{St}}$ ; y tres interruptores  ${\rm S_6}$ ,  ${\rm S_7}$  y  ${\rm S_8}$ , para alimentar el voltaje de  ${\rm C_A}$  y  ${\rm C_B}$ , o tierra al amplificador de entrada que funciona con una ganancia de 0.5.

Cerrando el interruptor  $S_1$  y  $S_8$  se produce un voltaje en el amplificador de salida  $V_k = V_R/2$ ; cerrado  $S_2$  y  $S_6$ ,  $V_k = V_{Ca}/2$ ; ésto es la mitad del voltaje en el capacitor  $C_A$ . Energizando  $S_1$  y  $S_6$  simultáneamente, se tiene un voltaje de  $V_A = 1/2$  ( $V_R + V_{Ca}$ ) lo cual es un caso específico de la ecuación.

$$V_{i+1} = \frac{1}{2} (V_i + a_i V_R)$$
 (4.2.2)

El interruptor  $S_1$  es operado siempre que aparece un "1" en la palabra  $S_5$  y  $S_2$  es operado siempre que aparece un "0". Los interruptores de salida  $S_3$ ,  $S_4$ ,  $S_5$ , son controlados, por el bit más significativo, la frecuencia del reloj  $f_c$  y su complemento  $f_c$ , respectivamente.

Similarmente, los interruptores de realimentación  $S_6$ ,  $S_7$  y  $S_8$  son commutados por  $f_c$ , y  $f_c$  y  $T_1$ , que es el pulso de la señal durante el primer período de la conversión.


Un uno en el bit menos significativo, producirá un voltaje:

$$V_k = \frac{V_R}{2}$$
 durante  $T_1$  (4.2.3)

$$V_k = \frac{V_R}{4}$$
 durante  $T_2$  (4.2.4)

$$V_k = \frac{V_R}{8}$$
 durante  $T_3$  (4.2.5)

22






Figura 20. Convertidor D/A Cíclico.

Similarmente, un uno en el bit más significativo producirá un voltaje:

$$V_{k} = \frac{V_{R}}{2}$$
 durante  $T_{n}$  (4.2.6)

donde n es el número de bits de la palabra digital,

# 5. CONVERTIDORES A/D.

Para los convertidores A/D existen varias clasificaciones, una de las cuales es la siquiente:

- 1) Programables No Programables
- 2) De Malla Abierta Malla Cerrada
- 3) Por carga de capacitor

Este último grupo comprende los convertidores A/D más conocidos y a continuación trataremos algunos de ellos.

CONVERTIDORES A/D POR CARGA DE CAPACITOR.

La conversión A/D por método de carga de capacitor consi<u>s</u> te básicamente en codificar el tiempo de carga del capac<u>i</u> tor a algún voltaje de referencia o al valor de la entrada analógica.

Los convertidores A/D por carga de capacitor se pueden clasificar en los siguientes tipos.

- a) Convertidor A/D de voltaje a frecuencia.
- b) Convertidor A/D modulador de ancho de pulso
- c) Convertidor A/D por integración doble

## -5.1 CONVERTIDOR A/D DE VOLTAJE A FRECUENCIA.

Un circuito a bioques de este tipo de convertidor se mue<u>s</u> tra en la Fig. (21) y su funcionamiento es como sigue:

La entrada de voltaje analógico es convertida a una corriente constante proporcional, la cual es integrada en un circuito integrador, y la salida de este está acopiada a los circuitos comparadores (uno, si se requiere un funcionamiento unipolar). La integración continúa hasta que la salida del integrador excede a  $\mathbf{V}_{R}$  o a  $\mathbf{V}_{R}$ , y en este momento, uno de los comparadores genera un pulso el cual es utilizado para poner el integrador en cero.

Este proceso se repite con todos los comparadores y por último se obtiene un número de pulsos por segundo, que son contados durante un período fijo de tiempo, en un contador binario y la cantidad de pulsos resultantes será proporcional a la entrada analógica.

# 5.2. CONVERTIDOR A/D MODULADOR DE ANCHO DE PULSO.

El convertidor A/D modulador de ancho de pulso es de los más sencillos y su nombre lo deriva del hecho de que la señal de entrada analógica es primeramente, convertida en un pulso cuyo ancho en duración, es una función del valor de la propia entrada analógica. El ancho de pulso es convertido en un formato digital, contando el número de pulsos de un reloj de frecuencia fija durante el tiempo de duración de dicho pulso.

**%** 

Fig. (22) Convertidor A/D por Ancho de Pulso.




Fig. (21).- Conversión Voltaje a Frecuencia.

El interruptor  $S_1$  permanece cerrado hasta un momento antes de iniciar la conversión. Cuando entra el primer pulso, el interruptor  $S_1$  se abre y el capacitor  $G_1$  se carga linealmente por medio de la fuente de corriente constante I.

Cuando el capacitor se carga, desde 0 V., el contador binario cuenta los cíclos de la frecuencia del reloj. Al igualarse el voltaje del capacitor  $V_{\rm C}$  el voltaje analógico -  $V_{\rm IA}$ , de entrada, la salida del comparador cambia de estado lo que dá como resultado el fin del ancho de pulso.


La señal del comparador inhibe la entrada de la frecuencia del reloj al contador, y la cuenta final es la palabra digiral equivalente al voltaje analógico de entrada.

# 5.3 CONVERTIDOR A/D POR INTEGRACION DOBLE.

El convertidor A/D por integración doble es otra forma del convertidor por ancho de pulso, pero más preciso y su circuito se muestra en la Fig. (23).

El principio básico de este convertidor es generar un ancho de pulso proporcional al voltaje analógico de entrada y luego hacer una comparación del tiempo entre dos integraciones, una hacía arriba y otra hacía abajo. De esta manera muchos de los errores generados en la integración se eliminan.

La primera integración es del voltaje analógico de entrada, esta integración dura un tiempo fijo  $\mathbf{t_1}$ . Una vez



transcurrido este intervalo de tiempo, se conmuta la entrada a un voltaje negativo fijo de referencia (- $V_R$ ). El tiempo que tarda a partir de este momento y hasta que la salida alcanza el valor fijo de referencia, dá una medida del voltaje analógico de entrada. Durante todo este tiempo se cuentan los pulsos de un reloj en un contador binario y el número de ellos deberá ser equivalente a la entrada analógica.

5.4 CONVERTIDOR A/D POR COMPARACION DE VOLTAJES DISCRETOS.

Se tienen varios tipos de estos convertidores y como - - ejemplo se dan los siguientes:

- a) Convertidor A/D por Contador de Rampa
- c) Convertidor A/D por Aproximaciones Sucesivas
- d) Convertidor A/D Simultáneo,

. CONVERTIDOR A/D POR CONTADOR DE RAMPA.

El convertidor A/O por contador de rampa es uno de los más simples dentro de este grupo. La Fig. (24) muestra su circuito a bloques y su funcionamiento es como sigue:





Fig. (24).- A/D Tipo Contador de Rampa.




la conversión comienza con un pulso de borrado para el contador, en el instante t<sub>o</sub>. Al poner el contador en cero, la salida del decodificador queda a O V. En este estado, el circuito queda listo para realizar la conversión.


Se aplica una entrada de voltaje analógico  $V_{1A}$  al circuito comparador, y como en ese momento  $V_{0A}$  es igual a 0 V., se tendrá un uno a la salida; cada que entre un pulso en la compuerta  $G_1$ , se obtienen pulsos en el contador, el cual los registra y a su vez los envía como entrada al decodificador D/A, que puede ser del tipo R, 2R, obtenién dose un voltaje analógico equivalente a la palabra digital en  $V_{0A}$ , que se compara con  $V_{1A}$ , y mientras el primero no sea mayor que el segundo el ciclo se repite. En el momento en que  $V_{0A}$  sea mayor que  $V_{1A}$ , el comparador cambia de estado e inhibe la compuerta  $G_1$ . El contador, al terminar, tendrá la cantidad binaria equivalente al voltaje analógico de entrada  $V_{1A}$ .

# 5.5 CONVERTIDOR A/D POR APROXIMACIONES SUCESIVAS.

La conversión por aproximaciones sucesivas consiste, básicamente, en hacer una comparación del voltaje analógico de entrada,  $V_{1A}$ , con un voltaje de realimentación  $V_{0A}$ , el cual adquiere sucesivamente los valores analógicos correspondientes al bit más significativo ( $V_{R}/2$ ) primero, después adquiere el valor del bit más significativo más el bit más próximo a éste y así sucesivamente.

Cada vez que  $V_{OA}$  adquiere un valor  $V_R/2$ ,  $V_R/2 + V_R/4$ ,  $V_V/2 + V_R/4 + V_R/8$ , etc., se realiza la comparación y si la entrada analógica es mayor se pasa al siguiente valor y así hasta que  $V_{OA}$  sea mayor. En este momento, el último bit agregado a la entrada del decodificador D/A, es removido





ಚಿ

#### 5.6 CONVERTIDOR A/D SIMULTANEO.

El convertidor A/D simultáneo utiliza un comparador analógico, con una de sus entradas fijará un voltaje de referencia V<sub>Ri</sub>, para cada nivel de cuantización en la palabra digital, como se muestra en la Fig. 26. La otra terminal de todos y cada uno de los comparadores va a la entrada analógica. De esta forma se hace una comparación con cada uno de los níveles de cuantización de la palabra digiral. Las salidas de los comparadores van a una lógica digital de decodificación, para obtener así la palabra digital equivalente a la entrada analógica.

#### 5.7 VENTAJAS Y DESVENTAJAS.

En general, se puede decir que un convertidor A/D en se rie, es mucho más sencillo en su estructura, más económico y mucho más versátil que en paralelo, ya que se puede adaptar a diferentes códigos digitales de una manera relativamente sencilla.

Por otra parte, presentan la desventaja de ser muy lentos, ya que al entrar la señal en serie, se necesitan 2<sup>n-1</sup> ciclos de conversión para cada palabra digital. Además, si la conversión se hace de esta manera, se suman los errores de compensación, para evitar esos errores se usan circuitos de retención, y una vez que se tiene toda la palabra digital se realiza la conversión.

En los circuitos en paralelo, se tiene la gran ventaja de

que la conversión se efectúa en un sólo ciclo de tiempo, lo que los hace ser más rápidos. Pero tienen la desventaja de contener muchos más elementos. Además, un convertidor D/A en paralelo, se diseña para trabajar bajo un código binario específico y no es fácilmente adaptable a otro código.

<u>ယ</u> <u>ဆ</u>




Fig. (26).- Convertidor A/D Simultaneo.

DISPOSITIVOS Y CIRCUITOS ELECTRONICOS

CIRCUITOS DIGITALES

ING. EDUARDO RAMIREZ SANCHEZ

SEPTIEMBRE, 1984.

#### CAPITULO I

#### 1.- SISTEMAS NUMERICOS.

#### 1.1.- Introducción.

Un número de  $\underline{n}$  dígitos enteros y  $\underline{m}$  dígitos fraccionarios se puede representar de las siguientes formas :

(1-1) 
$$N = d_{n-1} d_{n-2} d_{n-3} \dots d_1 d_0 d_1 d_2 \dots d_m$$

(1-2) 
$$N = d_{n-1} \gamma^{n-1} + d_{n-2} \gamma^{n-1} + ... + d_0 r^0 + d_{-1} r^{-1}$$

#### donde:

- d : representa un digito.
- r : representa la base del sistema numérico.
- n : representa el número de dígitos enteros
- m : representa el número de dígitos fraccionarios.
- -Un <u>díqito</u> de un sistema numérico es un símbolo que representa una cantidad entera.
- -Un namero es una cantidad representada por una serie de digitos. El número de digitos diferentes permisible en un sistema numérico se llama base. -El digito  $\mathbf{d}_{n-1}$  en la expresión 1-1 anterior se llama :  $\underline{\mathbf{d}}\mathbf{f}$  gito más significativo.
- -El dígito d\_m en la expresión 1-1 se llama <u>dígito menos</u> <u>significativo</u> (al término <u>dígito binario</u> se le llama frecuentemente : bit).

En las expresiones 1-1 y 1-2, si :

- i) m = 0 , el número es entero.
- ii) n = 0 , el número es fraccionario.
- iii)  $n \neq 0$ , el número es mixto.

#### 1.2.- Conversión de Base :

veremos en primer lugar, la idea general de conversión de una base a otra y posteriormente se darán algunos algoritmos de conversión. Consideremos en primer lugar la conversión de base de números enteros.

#### 1.2.1.- Conversión de Base de números enteros.

Sean  $N_r$  y  $N_s$  dos números enteros de bases r y s respectivamente. Supongamos que queremos convertir  $N_r$  a la base S y que r > S. Luego,  $N_r$  se puede representar en la base S de la siguiente forma :

(1.3)  $N_r = b_{n-1} s^{n-1} + b_{n-2} s^{n-2} + \dots + b_1 s + b_0$ donde los coeficientes  $\{b_{n-1}, b_{n-2}, \dots b_0\}$  son desconocidos.

Pactorizando en s los n - 1 primeros términos, obtendremos:

(1.4) 
$$N_r = s \left[ b_{n-1} s^{n-2} + b_{n-2} s^{n-3} + ... + b_1 \right] + b_0$$

Haciendo

(1-5) 
$$A_1 = b_{n-1} s^{n-2} + b_{n-2} s^{n-3} + \dots + b_1$$

La expresión (1-4) queda :

(1-6) 
$$N_r = S A_t + b_0$$

donde  $b_0$  es el residuo de  $N_T/S$ , expresado en base S y corresponde al dígito menos significativo de la representación de  $N_T$  en la base S.

Regresando a la expresión (1-5), factoricemos nuevamente, esta vez los n-2 primeros términos de A1 y obtenemos :

$$(1-7)$$
  $A_1 = S A_2 + b_1$ 

donde :

(1-8) 
$$A_2 = b_{n-1} S^{n-3} + b_{n-2} S^{n-4} + \dots + b_2$$

Procediendo de esta forma, se pueden generar

$$\lambda_1 = S \lambda_2 + b_1$$

 $\mathbf{A}_{1}^{i} = \mathbf{S} \ \mathbf{A}_{i+1} + \mathbf{b}_{i}$ 

donde  $A_i$  es un polinomio en s, un grado mayor que  $A_{i+1}$  y  $b_i$  es el residuo correspondiente al i-écimo dígito de  $N_r$  representado en la base S.

Originalmente supusimos que r > s. Esta suposición no es restrictiva. Si r < s y queremos ir de  $N_r + N_{s}$  procedemos en forma idéntica, pero ahora las operaciones se deben

efectuar en base r.

## 1.2.2. Conversión de Base de Números Fraccionarios.

Sean  $N_{_{\bf T}}$  y  $N_{_{\bf S}}$  dos números fraccionarios en bases r y s respectivamente. Supongamos que r > s, entonces :

$$(1-9)$$
  $N_r = b_{-1} S^{-1} + b_{-2} S^{-2} + ... + b_{-m} S^{-m}$ 

donde los coeficientes  $\{b_{-1}, b_{-2}, \ldots, b_{-m}\}$  son desconocidos.

Multiplicando la expresión (1-9) por S, obtenemos :

SN<sub>r</sub> = 
$$b_{-1}$$
 +  $\begin{bmatrix} b_{-2} & s^{-1} + b_{-3} & s^{-2} + \dots + b_{-m} & s^{-m+1} \end{bmatrix}$   
donde  $b_{-1}$  es el dígito más significativo de la representa-  
ción de N<sub>r</sub> en la base 5, y la expresión entre parêntesis -  
sigue siendo fraccionaría. Multiplicando m veces por S, -  
obtenemos  $b_{-1}$ ,  $b_{-2}$ , ...,  $b_{-m}$ 

El proceso termina cuando:

- i) La parte fraccionaria de  $N_r$  se hace cero.
- ii) Se haya obtenido la exactitud deseada.

### 1.2.3.- Conversión de Base de Números Mixtos.

Un número mixto se puede representar como la suma de un n $\underline{\alpha}$  mero entero y un número fraccionario.

(1-11) 
$$N_r = d_{n-1}r^{n-1} + d_{n-2}r^{n-2} + \dots + d_0r^0 + d_{-1}s^{-1} + d_{-2}s^{-2} + \dots + d_{-n}r^{-m}$$

6 bien :

$$(1-12)$$
 N<sub>r</sub> = A<sub>r</sub> + B<sub>r</sub>

donde

(1-13) 
$$A_r = d_{n-1} r^{n-1} + d_{n-2} r^{n-2} + ... + d_0 r^0$$

(1-14) 
$$B_r = d_{-1} S^{-1} + d_{-2} S^{-2} + \dots + d_{-m} S^{-m}$$

Luego, se pueden emplear los procedimientos anteriores para las partes respectivas.de  $N_{\tau}$ .

# 1.3. Algoritmos de Conversión de Base empleando Aritmética Decimal.

Nota: Todos los algoritmos que se presentan en esta sec-ción serán válidos sólo para números positivos.

El procedimiento para tratar números negativos, será: convertir los números negativos (a tratarse -posteriormente) a positivos; proceder con la conver
sión a la nueva base y finalmente el número positivo resultante, convertirlo a número negativo.

#### Se considerarán 4 casos :

- i) Conversión de enteros de base r a base 10
- ii) Conversión de enteros de base 10 a base r
- 111) Conversión de fracciones de base r a base 10
- iv) Conversión de fracciones de base 10 a base r

En todos los casos se empleará una tabla de corresponden-cia entre sistemas numéricos : Tabla 1-1 (en pag. II-4).

CASO 1 : Convertir un número en base r a base 10.

Fundamento del algorítmo :

(1-15) 
$$N_r = d_3 r^3 + d_2 r^2 + d_1 r^1 + d_0 r^0$$

Usando la tabla de correspondencia, buscar los símbolos de la base 10, correspondientes a  $\{d_3, d_2, d_1, d_0\}$ . Sean  $\{c_3, c_2, c_1, c_0\}$ . Luego :  $N_{10} = c_3 r^3 + c_2 r^2 + c_1 r^1 + c_0$ . (1-16)

Tabla 1-1: Tabla de Correspondencia entre varios Sistemas Numéricos III-4

N <sub>10</sub>	N <sub>2</sub>	N <sub>3</sub>	. N <sub>4</sub>	N <sub>5</sub>	<sup>N</sup> 6	N <sub>8</sub>	N <sub>12</sub>	N <sub>16</sub>	
0	. 0	0	0	0	0	0	0	0 -	_
1	· <u>1</u>	1	1	1	1	1.	1	1	
2	10	<u>2</u>	2	2	2	2	2	2 .	
3	11	10	<u>3</u>	3	3	3.	3	. 3	
4	100	11	10	4	4	4	4	4	
5	101	12	11	10	<u>5</u>	5.	. 5	5	\$
6	110	20	12	-11	10	6	6	6	
7	111	21	13	12	11	7	7	7	•
8	1000	22	- 20	13	12	10	8	8	
9	1001	100	21 .	14	13.	11	9	9	
10	1010	101	22	20	14	12	ט	. д	ಲ
11	1011	102	23	21	15	13	V	В	
12	1100	110	30	22	20	14	10	С	
13	1101	111	31 -	23	21	15	11 .	Đ	
14	1110	112	32	24	22	16	12	B	
15	1111	120	33 -	30,	23	17	13 .	2	
16	10000	121	100	31	24	20	, 14	10	

La expresión (1-16) se puede reescribir de la siguiente forma :

(1-17)  $N_{10} = (((C_3 r + C_2) r + C_1) r + C_0)$ 

Esta expresión es la base del algoritmo.

#### ALGORITMO 1-1

1.- Usando la tabla de correspondencia, convertir cada dígito de base a r,  $d_i$ , a su correspondiente en base 10,  $C_i$ .

$$N_r = (C_{n-1} C_{n-2} ... C_1 C_0)_R$$

- 2.- I = 0,  $x_0 = 0$
- 3.- I = I + 1
- 4.- Calcular  $X_T = X_{T-1} \cdot R + C_{T-T}$
- 5.- Si I < N, regresar al paso 3, si no, proseguir con el paso 6.</p>
- 6.- STOP. El número deseado en base 10 es  $(N_{10} = X_n)$ .

CASO II : Convertir un número entero base 10 a base r.

#### ALGORITMO 1-2.

- 1.- Hacer I = 0 y  $X_0 = (N)_{10}$ ; el número en base 10 a ser con vertido.
- 2.- Dividir  $X_{\tau}$  por r; la base de la nueva representación.
- 3.- Hacer  $X_{I+1} = |X_{I}/r|$ ; la parte entera de la división del paso 2.
- 4.- Hacer  $C_{\tau}$  = residuo resultante de la división del paso 2.
- 5.- Si  $x_{I+1} \neq 0$ , incrementar I en 1 y regresar al paso 2; si no, proceder con el paso 6.
- 6.- Usando la Tabla de Correspondencia, convertir las c<sub>i</sub> a -- los símbolos correspondientes de la base r.

# 1.3.1.- Problemas de Exactitud en Conversión de Números Fraccionarios.

Antes de presentar los algorítmos correspondientes al Caso III y Caso IV estudiaremos brevemente el problema de - exactitud en la representación de número fraccionarios.

Problema: A diferencia de los números enteros, los números fraccionarios no se convierten exactamente de una base a otra. De hecho, una fracción que puede representarse exactamente en una base numérica, puede requerir una secuencia infinita de dígitos en otra base.

<u>Ejemplo</u>: La fracción decimal  $(1/10)_{10} = (.1)_{10}$  no puede expresarse por una serie finita de dígitos binarios. De hecho:

(.1)<sub>10</sub> = (0.00111)<sub>2</sub> = el grupo de dígitos sub rayados se repite infinitamente.

Verificación :

$$(1-18)$$
 sf  $(x)_{10} = (0,0001100110011...)_2$ 

$$(1-19) \qquad (2^4 x)_{10} = (0001.10011001100110011 \dots)_2$$

Sustrayendo (1-18) de (1-19) tenemos:

$$(2^4 \times - \times)_{10} = (1.1)_2 = (1.5)_{10}$$

$$x_{10} = (.1)_{10}$$

Por lo general, se requiere que la conversión tenga una exactitud de 1 len su dígito menos significativo.

Determinemos una relación que nos dé un límite aceptable en el número de dígitos requeridos en la nueva representación, manteniendo la exactitud.

Para ésto, debemos resolver la ecuación :

(1-20) 
$$(.1)_{B}^{j} = (.1)_{A}^{k}$$

para j en términos de k, donde k es el límite en la exactitud - del número en base A.

Tomando el logaritmo en base A de la expresión (1-20), tenemos:

(1-21) 
$$j \log_A (.1)_B = k \log_A (.1)_A$$

o bien :

(1-22) 
$$-j \log_A \cdot (10)_B = -k \log_A (10)_A$$

Como en cualquier base numérica se cumple que :

$$(1-23)$$
  $r = 10_{-}$ 

La expresión (1-22) queda :

$$-j \log_A (B) = -k \log_A (A) = -k$$

Luego

(1-24) 
$$j = \frac{k}{\log_{h}(B)}$$
  $k = j \log_{h}(B)$ 

Usando la identidad

$$\log_{A} (B) = \frac{\log_{10} (B)}{\log_{10} (A)}$$

Tenemos

(1-25) 
$$j = k \cdot \frac{\log_{10} (A)}{\log_{10} (B)}$$

Sin embargo, como j no será un entero (por lo general), - seleccionaremos j como el entero que cumpla con la siguien te desigualdad.

$$\frac{(1-26)}{\log_{10}(B)} \leq j \leq k \frac{\log_{10}(A)}{\log_{10}(B)} + 1$$

o mién, seleccionaremos k como el entero que cumpla con - la sig. designación.

$$j \frac{\log_{10} (B)}{\log_{10} (A)} \le k < j \frac{\log_{10} (B)}{\log_{10} (A)} + 1$$

Para nuestro caso, en que trabajaremos con una base arbitraria r y con la base 10, las desigualdades anteriores -(1-26) y (1-27) se pueden escribir como sigue :

(1-29) 
$$j \log_{10} (r) \le k < j \log_{10} (r) + 1$$

Regresemos a analizar los dos casos restantes.

.CASO 3: Convertir un número fraccionario en base r a base se 10. El procedimiento es muy parecido al que se empleó con enteros. La diferencia reside en la exactitud que se requiera en la conversión.

Si tenemos un número fraccionario en base r con j dígitos debe convertirse a decimal manteniendo una exactitud de -  $t(.1)\frac{j}{r}$ ; luego, debemos seleccionar el número k de dígitos a ser retenidos en su representación decimal.

$$j \log_{10} (r) \le k < j \log_{10} (r) + 1$$

El algoritmo se puede establecer del siguiente procedi--miento. Sea :

Nr = 
$$(.a_1 a_2 ... a_j)$$
 r son simples base  $r$ 

Usando la tabla de correspondencia, convertimos las  $\mathbf{d}_{-\mathbf{i}}$  a sus equivalentes  $\mathbf{c}_{-\mathbf{i}}$  en base 10.

Escribiendo el número en forma de serie, tenemos :

(1-30) 
$$R_{10} = \sum_{i=-j}^{-1} c_i R^i = \sum_{i=1}^{h} \frac{c_{-i}}{R^i}$$

Factorizando el denominador, obtenemos

(1-31) 
$$N_{10} = \frac{1}{R^{j}} \sum_{i=1}^{j_1} c_{-i} R^{j-i}$$

Esta expresión nos conduce directamente al siguiente algo

ritmo.

#### ALGORITMO 1-3 :

Conversión de un número fraccionario base r de j dígitos a base 10, manteniendo una exactitud de (.1)

$$N_r = (.d_{-1} d_{-2} ... d_{-1})_r$$

- 1.- Usando la Tabla de Correspondencia, convertir los coefi--cientes base r,  $d_{-i}$  a sus correspondientes en base 10,  $c_{-i}$ .
- 2.- Calcular k; el número de lugares decimales a retenerse des pués de la conversión.

Escoger k como el entero que cumpla con la siguiente desiqualdad.

$$j \log_{10} (r) \le k < j \log_{10} (+) + 1$$

3.- Hacer i = 0  $y x_0 = 0$ 

4.- Incrementar i en 1.

5.- Calcular  $x_i = x_{i-1} r + c_{-i}$ 

6.- Si i < j, regresar al paso 4; si no proceder con el paso 7.

7.- Dividir  $x_j$  por  $R^j$  reteniendo sólo k dígitos. STOP. ----- $N_{1,0} = x_i/K^j$ 

CASO 4 : Convertir una fracción decimal de k dígitos a una base r, manteniendo una exactitud de  $\pm$  (.1) $\frac{k}{10}$ 

Para mantener dicha exactitud, se deben seleccionar j dígitos — de la representación en base r, tal que j cumpla con la siguien te desigualdad :

$$\frac{k}{\log_{10}(r)} \leq j < \frac{k}{\log_{10}(r)} + 1$$

#### ALGORITMO 1-4.

Conversión de una fracción decimal de k dígitos, a base r, manteniendo una exactitud de  $\pm$  (.1) $\frac{k}{10}$ .

$$N_{10} = (-a_{-1} a_{-2} \dots a_{-k})_{10}$$

1.- Calcular j; el número de dígitos base r a retenerse des---pués de la conversión. Escoger j como el entero que cum--pla con la siguiente desigualdad.

$$\frac{k}{\log_{10} (r)} \le j < \frac{k}{\log_{10} (r)} + 1$$

- 2.- Hacer i = 0 y x = N<sub>10</sub>
- 3.- Incrementar i en 1.
- 4.- Calcular  $Y = r + x_{i_n}$
- 5.- Exer c = Y | parte entera de Y.
- 6.- Hacer X, = | Y | parte fraccionaria de Y.
- 7.- Si i < j regresar al paso 3; si no proseguir con el paso 8.
- 8.- Usando la Tabla de Correspondencia, convertir cada  $c_{-1}$  a su equivalente en base r,  $d_1$ . STOP.  $N_r = (.d_{-1} \ d_{-2} \ ... \ d_{-1})r$ .

# 1.4. Conversión de Bases r<sup>k</sup>

A) Cuando se quiere convertir de una base r a otra base S

y SE cumple que  $S = r^k$ , donde k es un entero, se procede - de la siguiente forma :

- Agrupar los dígitos de N<sub>r</sub> en grupos de k dí gitos, hacia ambos lados del punto radical y comenzando la agrupación desde éste.
- 11) Convertir en forma directa (mediante la Tabla de Correspondencia), cada grupo de k dí gitos a la base S.
- B) Cuando se quiere convertir de una base S a otra base r
  y se cumple que S = rk donde es un entero, se procede
  convirtiendo directamente (mediante la Tabla de Corres
  pondencia) cada dígito en base S a sus correspondien-tes k dígitos en base r.

Algoritmo : (D. E. Knuth : the Art of Computer Programming Vol. I)

Un algoritmo es un conjunto finito de reglas, que dan una secuencia de operaciones para resolver un problema específico y debe poseer las siguientes características:

- finito: debe terminar después de un número finito de pasos.
- Definido: cada paso debe estar definido en forma precisa.
- iii) Entrada : debe tener cero o más entradas, to madas de un conjunto específico de

objetos.

- iv) Salida : una o más salidas, que tienen una relación específica con las entradas.
- v) Efectividad : todas las operaciones deben ser suficientemente básicas como efectuar-las en un tiempo finito.

### 1.5.- Conversión entre base A y base B usando aritmética base A:

A continuación se dan cuatro algorítmos equivalentes a los desarrollados en la sección 1.3, esta vez, empleando aritmética base A. El desarrollo de estos algorítmos es una - extensión directa de aquellos de la sección 1.3 y por lo - tanto se dejan como ejercicio voluntario. Al final de esta sección se incluyen algunas tablas aritméticas en otras bases (las más comunes).

Algoritmo 1.5 : Conversión de un entero de k dígitos base

B, a un número base A

$$H_B = (d_{n-1} d_{n-2} \dots d_1 d_0)_B$$

Todas las operaciones de deben realizar en base A.

1.- Usando la Tabla de Correspondencia, convertir cada uno de los dígitos Base B a su correspondiente base A, C.

$$\mathbf{H}_{\mathbf{B}} = (\mathbf{C}_{k-1} \ \mathbf{C}_{k-2} \ \dots \ \mathbf{C}_{1} \ \mathbf{C}_{0})_{\mathbf{B}}$$

- 2.- Hacer i = 0 y x = 0
- 3.- Incrementar i en uno.

4.- Calcular 
$$x_i = x_{i-1} B + C_{k-1}$$

- 5.- Si i < k regresar al paso 3, si no, continuar con el paso</p>
  6.
- 6.- STOP. El entero en Base A es :  $N_A = X_K$

TABLAS : OPERACIONES ARITMETICAS EN BASES MAS COMUNES.

Tabla 1.2 - Adición - Binario

Tabla 1.3.- Adición - Octal

					•			
+ .	0	1	2	3	4.	5	6	7
0	0	1	2	3	4	5	6	7
1	1	2	3	4	5	6	7	10
2	2	3	4	5	6	7	10	11
3	3	4	5	6	7	10	11	12
4	4	5	6	7	10	11	12	13
5	5	. 6	Ź	10	11	12	13	14
						13		
7	7	10	11	12	13	14	15	16 (
	1							

Tabla	1	- 4	Adición -	<ul> <li>Hexadecimal</li> </ul>

+ .	٥	. 1	2	3	4	5	6	7	8	9	A	В	С	D	E	F	
0	0	1	2	3	4	5	6	7	8	9	A	В	С	С	E	P	
1	1	2	3 '	4	5	6	7	8	9	A	В	· c	D	E	P	10	
2	2	3	4	5	6	7	8	9	A	В	¢	Q	. E	P	-10	11	
3	3	4	5	6	- 7	8	9	A	В	С	D	E	F	10	11	12	
4	4	5	6	7	8	9	A	В	С	D	E	F	10	11	12	13	
5	5	6	7	<sup>*</sup> 8	• 9	A	B	C,	D	E	F	10	11	12	13	14	
6	6	7	8	9	A	B	`c	D	E	F	10	11	12	13	14	15	
7	7	8.	9	A	В	С	. D	E	F	10	11	12	13	14	15	16	
8	8	, 9	A	В	C	D	E	F	10	11	12	13	14	15	16	17	
9 .	9	<b>A</b> -	B	c.	۵	.E	F	.10	11	12	13	14	15	16	17	18	
λ	A	, в	С	. D	E	F	10	11	,12	13	14	15	1,6	17	18	19	
В	В	. <b>c</b>	D	E	F	10	11	12	13	14	15	16	17	18	19	1A	
С	C	. <b>D</b>	E	F	10	- 11	1,2	13	14	15	16	17	18	19	1A	18	
D	D	· <b>E</b>	P	10	11	12	. 13	14	15	16	17	. 18	19	1A	18	10	
E	E	P	10	11	12	13	14	15	16	17	18	19	1A	18	1C	1D	
<b>P</b> .	P	10	11	12	13	14	15	16	17	18	19	12	1B	1C	īΦ	1E	
	ĺ																

Tabla 1-5 : Multipliacación Binario.

<u>x</u> .	0	_ 1_
ο.	0	Ô
1.	G -	1

## Tabla i - 6 : Multiplicación - Octal.

<u>x '</u>	1	2	3	4	5	6		
1	1	2	3	4	5	6	7	
. 2	2	4	6	10	12	14	16	
3	3	6	11	14	17	22	25	
4	4	10	14	20	24	.30	34	
5	5	12	17	24	31	36	43	
6	6	14	22	30	36	44	52	
7	7	16	25	34	43.	52	61	
	L							

# Tabla 1-7 : Multiplicación - Hexadecimal

							•									
X	1	2	3	4	5	6	7	8	9	· A	В	c	D	E	·F	
1	1	2	3	4	5	6	7	8	9	A	В	С	D	E	F	
2	2	4	6	8	A	C	E	10	12	14	16	18	14	1C	1E	
3	3	6	9	C	F	12.	15	18	1B	12	21	24	27	2A	2D	•
4	4	8	Ć	10	14	18	1C	20	24	28	2C	30	34	38	3C	
5	5	Ä	P	14	19	IB	23	28	2D	32	37	3C	41	46	4B	
6	6	С	12	18	1E	24	2A	30	36	3C	42	48.	4E	54	5A	
7	7	Ē	18	10	23	2A	31	38	3₽	46	4D	54	5B	62	69	
8	8	10	18.	20	28	30	38	40	48	50	58	60	. 68	70	78	•
9	9	12	13	24	2D	36	3 <i>P</i>	48	51	5A	63	63	75	7E	87	٠
A	A	14	1E	28	32	-3C '	46	50	5A	64	6E -	78	82	8C	96	
В	В	16	21	2C	37	42	4Þ	58	63	6E	79	-84	8P.	9A.	A5 .	-
С	С	18	24	30	3C	48	54	60	6C	78	84	90	9C	<b>A8</b>	B4	
D	D	1A	27	34	41	4E	5B	68	75	82	8P	9C	A9	В6	C3	
E	B	.1C	2A	3,8	46	54	62	70	7E	,8C	9A	A8	B6	C4	D2	
P	F	12	2D	3C	4B	5A	69	78	87	96	λ5	B4	.сз	<b>D2</b>	El	
	Į															

Algoritmo 1-6: Conversión de un entero Base A a un entero Base

B empleando aritmética Base A.

- 1.- Haceri = o y  $x_0 = N_A$
- 2.- Calcular Y = x /B
- 3.- Bacer x igual a la parte entera de y.
- 4.- Hacer C, igual al residuo de la división del paso 2.
- 5.- Si  $x_{i+1} \neq 0$ , incrementar i en uno y regresar al paso 2; si no, proceder con el paso 6.

$$N_{B} = (d_{i} d_{i-1} \dots d_{i} d_{o})_{B}$$

Algoritmo 1-7: Conversión de una fracción de j dígitos, base B, a una fracción base A, manteniendo una exactitud de  $\pm$   $(j)_n$ 

$$N_B = (d_{-1} d_{-2} \dots d_{-j+1} d_{-j})_B$$

Toda la aritmética se hará en base A.

- 1.- Convertir los coeficientes d<sub>i</sub> en base B a sus valores correspondientes c<sub>i</sub>, en base A, empleando la Tabla de Correspondencia.
- 2.- Calcular k, el número de dígitos base A a ser retenidos después de la conversión. Escoger k como un entero que cumpla con la desigualdad.

$$j \frac{\log_{10} (B)}{\log_{10} (A)} \le k < j \frac{\log_{10} (B)}{\log_{10} (A)} + 1$$

- 3.- Hacer i = 0  $y x_0 = 0$
- 4.- Incrementar i en uno
- 5.- Calcular  $x_i = x_{i-1} \cdot B + c_{-i}$  (effectuar operationes en aritmética.Base A).
- 6.- Si i < j regresar al paso 4; si no, proseguir con paso
  7.</pre>
- 7.- Dividir  $x_i$  por  $B^3$ , reteniendo k dígitos. STOP

$$N_A = x_i/B^i$$

- Algoritmo 1-3: Conversión de una fracción de k dígitos, base A, a una fracción de j dígitos base B, manteniendo una exactitud de  $\pm$  (.1) $_{A}^{k}$ .  $N_{A} = \begin{pmatrix} \alpha_{-1} & \alpha_{-1} & \alpha_{-1} \\ -1 & -1 & -1 \end{pmatrix}_{A}$ Toda la aritmética se hará en base A.
- 1.- Calcular el número de dígitos j, a retenerse en el número en base B después de la conversión. Escoger j como el ente ro que cumpla con la desigualdad :

$$k = \frac{\log_{10} (A)}{\log_{10} (B)} \le j \le k = \frac{\log_{10} (A)}{\log_{10} (B)} + 1$$

- $2.- \text{ Hacer i = 0.y.x}_{0} = (N)_{A}$
- .- Incrementar i en 1.
- 4.- Calcular  $Y = B \cdot x_{i-1}$

5.- Hacer c igual a la parte entera de Y.

6.- Hacer x, igual a la parte fraccionaria de Y.

7.- Si i < j regresar al paso 3; si no proseguir con paso 8.

8.- Usando la Tabla de Correspondencia, convertir cada C<sub>i</sub> - al símbolo correspondiente en base B, d<sub>i</sub>, STOP.

$$N_B = (.d_{-1} d_{-2} ... d_{-j})_B$$

## 1.6 Números Negativos

Hay tres formas comúnmente empleadas para representar - números negativos :

\* Magnitud signada.

\* Complemento a la base disminuida.

\* Complemento a la base.

#### 1.6.1.- Magnitud Signada:

Es la notación que empleamos comúnmente al trabajar con números decimales: empleamos el signo "+" para indicar un número positivo y un signo "+" para indicar un número negativo.

Como el signo ocupa el mismo espacio que un dígito, se puede establecer una convención muy simple:

El primer dígito indicará el signo con Positivos R-1 para números negativos.

Luego, para <u>negar o complementar</u> un número, es necesario sólo - cambiar el indicador de signo, manteniendo inalterada su magnitud.

Algoritmo 1.9 : Complementación de un número base k representa do en magnitud signada.

Sea N un número en base R, con el indicador de signo S:

Igno S:
$$S = \begin{cases}
0 & \text{si N es positivo} \\
R-1 & \text{si N es negativo}
\end{cases}$$

$$N_R = (S d_{n-1} d_{n-2} \dots d_1 d_0 \cdot d_{-1} d_{-2} \dots d_{-k})_R$$

1.- Sustraer S de (R-1) para obtener el nuevo signo.

2.- Agregar el nuevo S a la magnitud del número original.

$$(-N)_R = ((R-1-S) \ d_{n-1} \ d_{n-2} \ \dots \ d_1 \ d_0 \cdot d_{-1} \ \dots \ d_{-k})_R$$

### 1.6.2. Complemento a la base disminuida.

Los números positivos se escriben en la misma forma que en la representación en magnitud signada.

Los números negativos se forman sustrayendo el número positivo de n posiciones, de  $(R^n)_R$  y luego sustrayendo 1 de la posición menos significativa.

Luego, si  $N_R$  es un número de m dígitos con n posiciones enteras y k posiciones fraccionarias,

$$(-N)_{R} = (R^{n})_{R} - (N)_{R} - (.1)_{k}^{k}$$

Obsérvese que empleando esta representación, se preserva la convención del signo, y por lo tanto resultan dos representaciones para el número 0 : +0 y -0.

$$(+0)_{p} = 0000.0000$$

$$(-0)_{R} = (R-1)_{r} (R-1)_{R} ... (R-1)_{R} (R-1)_{R} ... (R-1)_{R}$$

El hecho de tener dos representaciones para 0 produce - un problema que se observa sumando (N) $_{\rm R}$  a (-N) $_{\rm R}$  .\*.

$$(N)_R + (-N)_R = (N)_R + (R^R)_R - (N)_R - (.1)_R^k$$

$$= (R^4)_R - (-1)_R^k$$

que equivale a  $(-0)_R$ , el número con tods los dígitos -iguales a  $(R-1)_R$ .

Algoritmo 1.10 : Obtención del complemento a la base - disminuida de un número base R.

Sea  $N_R$  un número base R de m dígitos, con n posiciones enteras incluyendo el signo y dígitos fraccionarios.

- 1.- Substraer cada dígito incluyendo el signo, de ---(R-1)<sub>p</sub>
- 2.- STOP

$$(-N)_R = (R^n)_R - N_R - (0.1)_R^k$$

#### 1.6.3. Complemento a la Base.

Los números positivos se representan en la misma forma -

que en magnitud signada, con el primer dígito igual a cero y los dígitos restantes correspondiendo a en magnitud.

Los números negativos se forman sustrayendo el número positivo, de  $(R^n)_R$ , donde n es el número de posiciones enteras incluyendo el dígito de signo. Luego

$$(-N)_{R} = (R^{n})_{R} - (N)_{R}$$

Existen dos problemas con este tipo de representación :

El número +0 se representa 0000.....0. Si aplicamos la fórmula anterior para obtener el complemento, obtendría mos el número (R<sup>n</sup>)<sub>R</sub> para el número (-0)<sub>R</sub>. Sin embargo, este número tiene una posición más que el número original. Por convención, ignoraremos dicho 1 extra, truncando el resultado a un número con puros ceros.

Si tenemos un número negativo con los demás dígitos --iguales a cero, al aplicar la fórmula anterior debería
darnos un número positivo, en cambio, obtenemos un núme
ro con magnitud cero e indicador de signo igual a 1; es
decir, obtenemos un número inválido.

Ej.: 
$$N_{10} = 9.00_{10} - N_{10} = 1.00_{10}$$

Esto no ocurre en base, donde la (negación) complemento de 1.00 ... 0 es 1.00 ... 0

Lo que sucede en este caso es que se está obteniendo el

negativo de  $(R^n)_R$ . Este problema es fácil de detectar debido al indicador inválido de signo.

Estos dos problemas están relacionados con el hecho que existe una sola representación para el 0, suponiendo un número fijo de dígitos.

Algoritmo 1-11 : Obtención del complemento a la base de un número base R.

- 1.- Localizar el dígito menos significativo distinto de cero. Si todos los dígitos son cero. STOP :  $(-N)_R = 0$ , si no, proseguir con el paso 2.
- 2.- Substraer el dígito menos significativo, de R.
- 3.- Substraer cada uno de los dígitos restantes (hacia la izquierda), incluyendo el dígito de signo, de R-1.
- 4.- STOP.  $(-N)_R = (R^R)_R (N)_R$ , donde n es el número de posiciones enteras incluyendo posición del signo.

Obsérvese que empleando complemento a la base :

$$(N_R) + (-N)_R = (N)_R + (R^n)_R - (N)_R = (R^n)_R$$

lo que según la convención anterior es igual a cero (ig norando el 1 en la posición más significativa).

Comparando las notaciones de complemento a la base disminuida:

$$N_R = (R^n)_R - N_R - (0.1)_R^k$$

Con la de complemento a la base, vemos que esta última la podemos obtener de la primera, sumando 1.

$$N_R = (R^n)_R - N_R - (0.1)_R^k + (0.1)_R^k$$

(N) 10	Magnitud Signada	Complemento a 1	Complemento a 2
7/8	0.111	0.111	0.111
6/8	0.110	0.110	0.110
1/8	0.001	0.001	0.001
0/8	0.000	0.000	0.000
-0,/8	1.000		1.111
-1/8	1.001	1.111	1.110
-2/8	1.010	1.110	1.101


<u>س</u>


# DISPOSITIVOS Y CIRCUITOS ELECTRONICOS


- COMPLEMENTO -


ING. ANASTASIO MONTIEL MAYORGA

SEPTIEMBRE, 1984












Figura 2.8 Configuraciones básicas y curvas características del transistor.

Para este último caso, se usan las mismas curvas del emisor común.

# 2.4 POLARIZACION.

Para que el transistor funcione en la región que se desee, es necesario suministrarle los voltajes y corrientes correspondientes, es decir, polarizarlo.

Para usar al transistor como amplificador se polariza en la región activa directa, en cambio, cuando se utiliza como interruptor o "switch", generalmente se polariza en la región de corte y se conmuta a la región de saturación.

La región activa está limitada por las regiones de conte y saturación, y además, por los regimenes máximos de




Figura 2.9 Límites de la región activa.

operación, característicos de cada transistor en particular. En la Figura 2.9 se muestra esta situación.


La curva de máxima potencia está descrita por la ecuación

$$P_{T} = V_{CE}^{i} C \qquad (2.9)$$

que es la potencia máxima que pucde disipar el trans<u>is</u> tor.

Existen una gran variedad de circuitos de polarización, los más comunes se muestran el la Figura 2.10, a excepción del primero que no se utiliza por necesitar 3 diferentes fuentes de alimentación.

El criterio para escoger uno de ellos, depende de qué tan estable se requiera el punto de operación, a pesar de que varíen algunos parámetros del transistor, así como variaciones en la temperatura de operación.






Figura 2.10 Circuitos de polarización.

Para el análisis y diseño de estos circuitos de polarización, puede hacerse uso del modelo de Ebers-Moll, o bién del modelo simplificado si a priori sabemos en qué región está polarizado el transistor. En el caso de polarización en la región activa, puede usarse el modelo descrito anteriormente:





Figura 2.11: Modelo simplificado del TBJ


Dado que la ecuación de la corriente es una exponencial, la problemática del análisis de circuitos es la misma -- que la del diodo, para mostrar ésto, considérese el si--guiente ejemplo:

# EJEMPLO 2.1.


Determine el punto de operación ( $V_{\text{CEQ}}$ ,  $I_{\text{CQ}}$ ) del siguiente circuito:



Redibujando el circuito para hacer patentes las mallas, se tiene:



sustituyendo al transistor por su modelo,



De la malla B-E:

$$V_{cc} = i_B R_B + V_{BE}$$
 (2.10)

y de la C-E:

$$V_{cc} = i_c R_c + V_{cE}$$
 (2.11)

y como:  $i_c = \beta i_B$ 

sustituyendo en (2.10) se obtiene:

$$i_c = \frac{V_{cc} - V_{BE}}{R_{B/B}}$$
 (2.12)

y también, se sabe:

$$i_{c} = I_{o}e^{V_{BE}/V_{T}}$$


$$V_{BE} = V_{T}Ln \left(\frac{i_{c}}{I_{o}}\right) \qquad (2.13)$$

Las ecuaciones (2.12) y (2.13) constituyen el mismo sistema de ecuaciones trascendentes que se obtuvo en el ca-

so del diodo. Por lo tanto, se hace exactamente lo mismo, la solución se encuentra gráficamente, si se tiene la característica  $i_c$  -  $V_{BE}$ , o analíticamente haciendo iteraciones.

Una vez encontrado  $I_{cQ}$ , puede determinarse  $V_{cEQ}$  a partir de la ecuación (2.11), o bién puede determinarse gráfica mente también. Conocida  $I_{cQ}$ , se conocen todas las corrientes,  $I_{BQ}$  e  $I_{EQ}$ , porque están relacionadas a través de $\beta$ .

Nuevamente, como en el caso del diodo, este procedimiento resulta exagerado para la gran mayoría de las aplicaciones normales. Lo que generalmente se hace, es utilizar un modelo todavía más simple, como el que se obtiene al sustituir al diodo base-emisor por un modelo piezolineal. Es decir,



Como la resistencia  $R_{\mbox{\footnotesize{BE}}}$  es muy pequeña, se acostumbra a despreciarla, resultando aún más sencillo el modelo.

En clase se resolverán algunos ejemplos para mostrar la facilidad en el análisis que se obtiene usando este modelo.

## 2.5 EL AMPLIFICADOR BASICO

Antes de analizar el comportamiento de los circuitos am plificadores, veamos cómo es que el transistor amplifica.




Figura 3.12 Circuito básico de amplificación.

En la Fig. 3.12 se muestra un circuito amplificador en la configuración base común. Las fuentes de CD suminis tran los voltajes y corrientes de polarización, de tal forma que opera en la región activa directa. Bajo estas condiciones, la juntura Base-Emisor presenta una baja resistencia al estar polarizada en directa , y Base-Co-lector una alta resistencia por estar polarizada en inversa. Considerando exclusivamente la componente de al terna y tomando como resistencia típica de entrada unos  $100\,\Omega$ , la corriente de entrada será:

$$i_e = \frac{100 \text{ mV}}{100 \Omega} = 1 \text{mA}.$$

y como  $i_1 = i_c = i_e$  para  $\alpha = 1$ , el voltaje a la salida se rá:

$$v_1 = i_1 R_L = (1 mA)(5 K\Omega)$$
  
 $v_1 = 5 V$ 

Entonces, la amplificación o ganancia de voltaje es:

$$A_{V} = \frac{v_{1}}{v_{i}} = \frac{5V}{100mV} = 50$$

La acción amplificadora se obtiene al <u>transferir</u> una corriente de un circuito de baja <u>resistencia</u> a otro de alta. Precisamente, de la combinación de estos dos términos se deriva el nombre de transistor: TRANSferencia + reSISTOR TRANSISTOR.

El circuito típico de amplificación se muestra en la Fig. 3.13. Los capacitores  $\mathrm{C}_1$  y  $\mathrm{C}_2$  se denominan capacitores de acoplamiento a la entrada y a la carga, respectivamente. Su función es bloquear la componente directa para que no circule a través de la fuente de señal ni de la carga.  $\mathrm{C}_3$  es un capacitor de derivación o "bypass", que deriva la componente de alterna a tierra para que no hayan pérdidas en la resistencia  $\mathrm{R}_\mathrm{F}$ .




Figura 3.13 Amplificador típico en Emisor Común.

Como se desea que la señal de salida sea una réplica de la señal de entrada, nada más que amplificada, es decir, que la distorsión sea mínima, el transistor siempre debe operar en la región activa, sin llegar a corte o saturación. Unicamente bajo estas condiciones se puede considerar que la amplificación es lineal, con baja distorsión.

Por otro lado, si la amplificación se puede considerar li-neal, como en el caso del diodo, podémos utilizar un modelo lineal para el transistor y también, como el comportamiento del circuito es lineal, se puede aplicar superposición: efectuar el análisis de CD primero y después el de CA.

Un modelo de señal pequeña bastante simple, se obtiene sustituyendo al diodo base-emisor del modelo simplifica do de la Fig. 3.11, por su resistencia dinámica, que como se recordará es:

$$r_{be} = \frac{V_T}{I_{BQ}} \tag{3.14}$$

que es la misma ecuación (2.51) para el caso del diodo y n = 1.

A esta resistencia dinámica del diodo base-emisor se le acostumbra a representar en función de I  $_{\rm CQ}$  y se le deno mina r  $_{\pi}$  :

como, 
$$I_{BQ} = \frac{I_{CQ}}{\beta}$$

sustituyendo en (3.14):

$$r_{11} = \frac{V_{T}}{I_{cQ/\beta}}$$

$$r_{11} = \frac{\beta V_{T}}{I_{cQ}}$$

quedando el modelo:

llamado modelo  $\pi$ - Hibrido.

Este modelo de señal pequeña involucra una fuente de corriente controlada por corriente, que puede conve<u>r</u> tirse a una fuente de corriente controlada por volt<u>a</u> je, de la siguiente forma:

Del modelo,

$$i_{c} = \beta i_{b}$$

$$e \quad i_{b} = \frac{v}{r_{\pi}}$$


$$luego: \quad i_{c} = \frac{\beta}{r_{\pi}} \quad v$$

$$i_{c} = g_{m}v \qquad (3.15)$$


$$donde: \quad g_{m} = \frac{\beta}{r_{\pi}} \qquad (3.16)$$

que es la transconductancia del transistor porque tiene unidades de conductancia y relaciona la corriente de salida  $i_c$ , con el voltaje efectivo de entrada v.

La forma más común de representar el modelo de se-ñal pequeña del transistor es:



Un modelo más completo, considera la resistencia de salida del dispositivo y las capacitancias de las junturas P-N, así como la resistencia de la juntura Colector-Base y las resistencias de contacto de las terminales:



Obviamente, es un modelo más completo pero se requiere una computadora para utilizarlo en el análisis y diseño de los circuitos. Afortunadamente, para un rango de frecuencias medias, y para señales de entrada de nivel medio y sin cambios rápidos o abruptos, todos estos efectos parásitos pueden despreciarse y la aproximación que se obtiene utilizando el modelo más simple, es aceptable.

Para ilustrar la mecánica del análisis, consideremos el siguiente ejemplo:

### EJEMPLO 3.2.

En el circuito amplificador mostrado, determine el punto de operación del transistor ( $V_{CEQ}$ ,  $I_{CO}$ ), la ganancia de voltaje ( $A_V$ ), la ganancia de corriente ( $A_i$ ) y las impedancias de entrada ( $Z_i$ ) y de salida ( $Z_O$ ).





Figura 3.14 Circuito amplificador en a emisor común.

## ANALISIS DE CD

Para CD, considerando los capacitores idealmente grandes, el circuito queda:



De la malla B-E:

$$i_{E} = \frac{V_{CC} - V_{BE}}{R_{E} + R_{B}/(\beta + 1)}$$

$$i_{E} = \frac{20 - 0.6}{1 + 683/101}$$

$$I_{EO} = 2.5 \text{ mA}$$

como  $\beta$  es grande:  $I_{cQ} = I_{EQ} = 2.5 \text{ mA}$ 

De la malla C-E:

$$V_{cc} \stackrel{\cong}{=} i_{c} (R_{c} + R_{E}) + V_{cE}$$
  
 $V_{cEQ} = 20 - 2.5 (4+1)$   
 $V_{cEQ} = 7.5 \text{ Volts}$ 


## ANALISIS DE CA

Determinando los parámetros de alterna, se tiene:


$$r_{\pi} = \frac{\beta^{V}T}{I_{cQ}} = \frac{(100)(0.026)}{2.5} \cong 1 \text{ K}\Omega$$

$$g_{m} = \frac{\beta^{cQ}}{r_{\pi}} = \frac{100}{1} = 100 \text{ mA/V}$$

Haciendo las fuentes de CD cero y los capacitores corto circuito, se tiene:



Sustituyendo al transistor por su modelo,



De este circuito, se tiene:

$$\frac{v}{v_i} = \frac{r_{\pi||}R_B}{R_i + (r_{\pi||}R_B)} = \frac{1||683}{0.2 + (1||683)} = 0.83$$

$$\frac{v_L}{v} = -g_m(R_c||R_L) = -100 (4||4) = -200$$

$$R_v = \frac{v_L}{v_i} = (\frac{v}{v_i}) (\frac{v_L}{v}) = (0.83)/(-200) = -166$$

La ganancia de corriente puede calcularse fácilmente sabiendo que:

$$v_{L} = i_{L}R_{L} ... i_{L} = \frac{v_{L}}{R_{L}}$$

$$v_{i} = i_{i} \{R_{i} + (R_{B} || r_{\pi})\} ... i_{i} = \frac{v_{i}}{R_{i} + (R_{B} || r_{\pi})}$$

dividiendo ambas expresiones:

$$\frac{iL}{i} = \frac{v_L/R_L}{v_i/\{R_i+(R_B||r_\pi)\}}$$

es decir:

$$A_{i} = \frac{i_{L}}{i_{i}} = A_{v} \frac{R_{i} + (R_{B}||r_{\pi})}{R_{L}}$$

sustituyendo valores:

$$A_i = (-166) \frac{0.2 + (1||683)}{4}$$

$$A_{i} = -49.74$$

Los signos negativos en ambas ganancias indican que la señal de salida está desfasada 180° con respecto a la señal de entrada.

Para el cálculo de las impedancias de entrada y salida, puede verse fácilmente del circuito de alterna que:

$$Z_i = R_B || r \pi = 683 || 1 \approx 1 K\Omega.$$
  
 $Z_0 = R_C = 4 K\Omega.$ 

En la Fig. 3.15 se muestran los circuitos amplificadores básicos en las otras dos configuraciones.





Figura 3.15 Circuitos amplificadores básicos, a) en colector común b) en base común.

Nuevamente, los capacitores  $\mathsf{C}_1$  y  $\mathsf{C}_2$  son de acoplamiento y  $\mathsf{C}_3$  de "bypass".

En la mayoría de las aplicaciones, la ganancia que se o<u>b</u> tiene a partir de una etapa amplificadora no satisface nuestras necesidades, en estos casos, se conectan etapas en cascada para aumentar el nivel de la señal a la salida.


La conexión entre las etapas puede hacerse a través de circuitos RC, transformadores o directamente. En algunas aplicaciones especiales se usan acoplamientos ópticos. A continuación se muestran algunos circuitos amplificadores de dos etapas que presentan estos tipos de acoplamientos.

El análisis de CD de los amplificadores multietapa acoplados por RC o transformador, se efectúa etapa por etapa como se ilustró anteriormente, ya que el capacitor y el transformador desacoplan las etapas en CD. En cambio, en los acoplados directamente las polarizaciones de las etapas interactúan. En este último caso, es necesario plantear todas las ecuaciones independientes de mallas y nodos y operar con ellas, o bién, utilizar un método de aproximación sucesiva, como se ilustrará en clase.



Two-stage RC-coupled amplifier.

Figura 3.16 Ejemplos de Amplificadores Multietapa.



Two-stage transformer-coupled transistor amplifier.







Figura 3.16 (Continuación)





Amplifier with current-shunt negative feedback connection.

Figura 3.16 (Continuación).



Integrated-circuit amplifier.






Figura 3.16 (Continuación)

Para el análisis de CA se procede de la misma forma, se sustituye cada transistor por su modelo y se analiza el circuito resultante. Considérese el amplifi cador con acoplamiento RC. Como se dijo anteriormen te, los capacitores aislan cada etapa en CD, por lo tanto se analiza la polarización de cada etapa por separado. Para la primera, se tiene:



y encontrando el Thévenin entre base y tierra:



luego:

$$I_{CQ1} = \frac{\beta}{\beta+1} I_{EQ1} = \frac{50}{51} (2.56) = 2.5 \text{mA}$$

De la malla C-E:

$$V_{CE01} = V_{CC} - I_{CQ1}R_{C1} - I_{EQ2}R_{E1}$$

$$V_{CEQ1} = 7.44V$$
.

Para la segunda etapa se repite el mismo análisis y se encuentra:


$$I_{CO2} = 2.6 \text{mA} \text{ y } V_{CEQ2} = 12.2 \text{V}$$

Calculando los parámetros de CA:

$$r_{\pi 1} = \frac{\beta^{V} T}{I_{CQ1}} = \frac{50(0.026)}{2.5} \approx 0.5K \qquad g_{m1} = \frac{\beta}{r_{\pi 1}} = \frac{50}{0.5} \approx 100 \text{mA/V}$$

$$r_{\pi 2} = \frac{\beta^{V} T}{I_{CQ2}} = \frac{50(0.026)}{2.6} = 0.5K \qquad g_{m2} = \frac{\beta}{r_{\pi 2}} = \frac{50}{0.5} = 100 \text{mA/V}$$

y sustituyendo a cada transistor por su modelo, el circuito queda:



$$\frac{v_0}{v_2} = -g_{m2}(2|1) = -66.67 \text{ y } A_v = \frac{v_0}{v_i} = (\frac{v_0}{v_2})(\frac{v_2}{v_1})(\frac{v_1}{v_i}) \approx 2,340$$

y también:

$$Z_i = 3.33 \| 0.5 = 0.43 K$$
  $Z_0 = 2 K$ .

Nótese que para obtener el circuito equivalente, los capacitores y la fuente de alimentación se cortocircuitan.

#### 3.6 -CONFIGURACIONES BASICAS DE DOS DISPOSITIVOS-

Existen algunas combinaciones típicas de dos dispositivos, ya -sean del mismo tipo o de tipo diferente, que por sus características
son ampliamente usadas en los circuitos electrónicos, a tal grado que
algunas de ellas se fabrican en forma integrada aprovechando así, las
ventajes que ofrecen los circuitos integrados monolíticos para mejorar su funcionamiento.

En esta sección estudiaremos las más conocidas y trataremos de - representarlas por un modelo que resuma sus características, con el - fin de reducir la complejidad de los circuitos en que se presentan.

### - CONFIGURACION DARLINGTON.

Esta combinación consiste básicamente en dos o más transistores, NPN'S y/o PNP'S, conectados en cascada como se muestra en la Figura - 3.17a. Dadas sus características de alta impedancia de entrada, alta ganancia de corriente y baja impedancia de salida, su uso es muy común ya sea en forma discreta o integrada.




Fig. 3.17. CONFIGURACION DARLINGTON DE DOS TRANSISTORES NPN. (a) CIRCUITO, (b) MODELO DE SEÑAL PEQUEÑA.

La Fig. 3.17b muestra el circuito resultante al substituir a cada transistor por su modelo  $\pi$ -híbrido de primer orden. De este circuito, podemos determinar la resistencia de entrada ( $r_{\rm Heq}$ ) y la transconductancia total de la configuración (qmeq) para obtener un modelo más simple que facilite el análisis.

Del circuito, tenemos que:

$$V_1 = V_1 + V_2$$
 (13.17)

$$V_1 = i r_{\pi 1}$$

$$v_2 = (\frac{v_1}{r_{\pi 1}} + gm_1 v_1) r_{\pi 2} = \frac{r_{\pi 2}}{r_{\pi 1}} (\beta_1 + 1) v_1$$
 (3.19)

$$i_0 = gm_1V_1 + gm_2V_2$$
 (3.20)

Sustituyendo las ecuaciones (3.19) y (3.18) en la (3.17), se obtiene:

$$V_{i} = V_{1} \left( 1 + \frac{r_{\pi 2}}{r_{\pi 1}} (\beta_{1} + 1) \right) = i_{i} \left( r_{\pi 1} + (\beta_{1} + 1) r_{\pi 2} \right)$$

$$\vdots \quad \frac{V_{i}}{i_{i}} = r_{\pi eq} = r_{\pi 1} = r_{\pi 1} + (\beta_{1} + 1) r_{\pi 2}$$
(3.21)

Por otro lado, del circuito de la Fig. 3.17b es notorio que ----  $I_{EQ1} = I_{BQ2}$ , es decir,  $I_{CQ2} = \beta_2 I_{EQ1}$  y sabemos que:

$$r_{\pi 2} = \frac{\beta_2 V_T}{I_{CQ2}}$$

luego,

$$r_{\pi 2} = \frac{\beta 2^{V} T}{\beta_2 I_{EO1}} = \frac{\beta_1 V_T}{(\beta_1 + 1) IC_{Q1}} = \frac{r_{\pi 1}}{(\beta_1 + 1)}$$

y llevando este resultado a la ecuación (3.21), obtenemos:

$$r_{\text{meq}} = 2r_{\text{m1}}$$
 (3.22)

Como puede notarse en esta última ecuación, la resistencia de -- entrada de la configuración Darlington es el doble de la que presenta

un sólo transistor.

También, de la ecuación (3.20) se tiene:

$$i_0 = V_1 (gm_1 + gm_2 \frac{V_2}{V_1})$$

y sustituyendo la (3.19) y la (3.18):

$$i_0 = i_1 r_{\pi 1} \left( gm_1 + \frac{gm_2 r_{\pi 2}}{r_{\pi 1}} (\beta_1 + 1) \right)$$

$$\frac{i_0}{i_1} = \beta_1 + \beta_2 (\beta_1 + 1) = \beta_{eq}$$
 (3.23)

que representa la ganancia de corriente de la configuración y obvia-mente, es mucho mayor que la de un transistor  $(\beta)$ .

La transconductancia equivalente puede obtenerse de las ecuaciones (3.21) y (3.23):

$$gm_{eq} \stackrel{\Delta}{=} \frac{i_{o}}{v_{i}} = (\frac{i_{o}}{i_{i}})(\frac{i_{i}}{v_{i}}) = \frac{\beta_{1} + \beta_{2}(\beta_{1} + 1)}{r_{\pi_{1}} + (\beta_{1} + 1)r_{\pi_{2}}}$$
(3.24)

o bien:

gm<sub>eq</sub>: gm<sub>eq</sub> = 
$$\frac{\beta_1 + \beta_2 (\beta_1 + 1)}{2r_{\pi 1}} = \frac{\beta_{eq}}{r_{\pi eq}}$$
 (3.25)

Representando las ecuaciones (3.21), (3.23) y (3.24) por un circuito, se obtiene el modelo equivalente para la configuración Darling ton que se muestra en la Fig. 3.18. Este modelo es válido también para la combinación Darlington de dos transistores PNP, únicamente se cambian la polaridad de  $V_{\rm eq}$  y la dirección de la fuente de corriente con el fin de obtener el signo real de la ganancia.




Fig. 3.18.- MODELO EQUIVALENTE PARA LA CONFIGURACION DARLINGTON.

Para el caso particular en el que  $\beta_1\beta_2 >> (\beta_1 + \beta_2)$ , la  $\beta_{eq}$  se puede aproximar por (De ecuación (3.23)):

$$\beta_{\rm eq} = \beta_1 \beta_2 \tag{3.26}$$
 
$$\beta_{\rm eq} = \beta^2 \sin \beta_1 = \beta_2 \tag{3.27}$$
 por lo tanto: 
$$gm_{\rm eq} = \frac{\beta_1 \beta_2}{2r_{\pi 1}}$$

$$g_{\text{eq}} = \frac{\beta_1 \beta_2}{2(\beta_1 + 1) r_{\pi 2}} \simeq \frac{\beta_2}{2r_{\pi 2}} \quad (\beta_1 >> 1)$$

$$\therefore g_{\text{eq}} = \frac{g_{\text{m}}^2}{2} \quad (3.26)$$

Resumiendo, si el producto de las  $\beta$ 's es mucho mayor que la suma y  $b_1$  mucho mayor que 1, se pueden utilizar las expresiones (3.22), -- (3.26) y (3.28) para computar los valores de-los parámetros de señal pequeña del modelo equivalente.

La configuración Darlington puede implementarse utilizando un -transistor NPN y el otro, PNP. En la Fig. 3.19 se muestran dos posibilidades de hacer el arreglo, la primera se comporta como un transistor NPN y la segunda, como transistor PNP.




Fig. 3.19 - CONFIGURACIONES DARLINGTON. (a) NPN/PNP y (b) PNP/NPN.

Algunas veces estos arreglos son identificados con el nombre de - "Darlington invertido" y se utilizan frecuentemente en etapas de potencia de simetría complementaria, como se verá más adelante.

Para estos casos, el valor de los parámetros del modelo equivalente son diferentes a los encontrados anteriormente. La Fig. 3.20 muestra el circuito obtenido al substituir cada TBJ por su modelo Thibrido de primer orden.




Fig. 3.20- CIRCUITO DE SEÑAL PEQUEÑA PARA LA CONFIGURACION DARLINGTON NPN/PNP.

De este circuito, se obtienen las siguientes ecuaciones:

$$V_{i} = V_{1} \tag{3.29}$$

$$v_1 = i r_{\pi 1}$$
 (3.30)

$$v_2 = gm_1 r_{\pi 2} v_1$$
 (3.31)

$$i_0 = (\frac{v_2}{r_{\pi 2}} + gm_2 v_2) = v_2(\frac{\beta_2 + 1}{r_{\pi 2}})$$
 (3.32)

De (3.29) y (3.30):

$$\frac{\mathbf{v}_{i}}{\mathbf{i}_{i}} = \mathbf{r}_{\pi eq} = \mathbf{r}_{\pi 1} \tag{3.33}$$

Sustituyendo (3.31); y (3.29) en (3.32):

$$gm_{eq} = \frac{i_0}{v_i} = gm_1(\beta_2 + 1) = \frac{\beta_1(\beta_2 + 1)}{r\pi_1}$$
 (3.34)

y sustituyendo (3.30), obtenemos:

$$\beta_{\text{eq}} = \frac{i_0}{i_1} = \beta_1(\beta_2 + 1)$$
 (3.35)

De tal forma que:

$$gm_{eq} = \frac{\beta_{eq}}{r_{\pi eq}}$$

Como en el primer caso, si  $\beta_1 \beta_2 >> \beta_1$ 

$$\beta_{\text{eq}} \simeq \beta_1 \beta_2$$
 (3.36)

у:

$$g_{\text{eq}} = \frac{\beta_1 \beta_2}{r_{\pi 1}} = \frac{\beta_1 \beta_2}{\beta_1 V_{\text{T}}} = \frac{\beta_2}{V_{\text{T}}} = \frac{\beta_2}{\beta_2 V_{\text{T}}}$$

$$gm_{eq} = \frac{\beta_2}{r_{\pi 2}} = gm_2 \tag{3.37}$$

Como generalmente  $\beta_1\beta_2$  >>  $\beta_1$ , las ecuaciones (3.33 ), (3.36) y - (3.37) definen el valor de cada parámetro del modelo equivalente de - los arreglos de la Fig. 3.19.

También es posible tener una configuración Darlington utilizando un JFET en cascada con un TBJ, como se muestra en la Fig. 3.21. Este - arreglo da origen a un modelo equivalente que presenta una resistencia de entrada infinita y una ganancia de corriente infinita también, debido al modelo de primer orden - que se utiliza para el JFET.





Fig. 3.21.- CONFIGURACION DARLINGTON CON JFET/TBJ.

(a) CIRCUITO, (b) MODELO.

Analizando el circuito de la Fig. 3.21b se llega al siguiente modelo equivalente:



en donde:  $gm_{eq} \approx gm_2$  (si  $gm_1 r_{\pi_2} \gg 1$ ) (3.38)

### - EL AMPLIFICADOR DIFERENCIAL.

Conocido también como "par acoplado por emisor" consiste en dos - transistores del mismo tipo (NPN ó PNP), acoplados por el emisor. Su - característica principal consiste en el hecho de que las corrientes en los colectores dependen principalmente de la diferencia de voltajes en las bases de ambos dispositivos.

La Fig. 3.22 muestra el circuito básico. La fuente de corriente -  $I_{\rm EE}$  es la característica esencial del par diferencial, y de ella depende tanto su polarización como su funcionamiento ante señales pequeñas.




Fig. 3.24 .- CIRCUITO BASICO DEL AMP. DIFERENCIAL.

El circuito es llamado amplificador diferencial o de diferencia - porque cualquiera de las salidas mostradas, es esencialmente proporcional a la diferencia de las señales de entrada  $v_{i1}$  y  $v_{i2}$ . Las salidas -  $v_{i1}$  y  $v_{i2}$  son llamadas salidas simples y  $v_{od}$ , entre los colectores de ambos transistores, es conocida como salida diferencial. A la señal de entrada efectiva, la diferencia  $v_{i1}$  -  $v_{i2}$ , se le llama entrada diferencial  $v_{id}$ .

Es importante hacer notar desde ahora, que el voltaje en las bases se puede considerar en función de una componente común y de una diferencia como se muestra en la Fig. 3.25.




Fig. 3.25.- REPRESENTACION DE LOS VOLTAJES DE ENTRADA EN FUNCION DE UNA COMPONENTE COMUN Y DE - UNA DIFERENCIA.

De la figura tendremos:

$$V_{14} = V_{11} - V_{12} \tag{7.39}$$

que es la señal diferencial de entrada, y del circuito de la Fig. --- 3.22:

$$v_{od} = v_{01} - v_{02}$$
 (3.40)

luego, la ganancia diferencial está definida como:

$$A_{d} = \frac{v_{od}}{v_{id}} = \frac{v_{01} - v_{02}}{v_{i1} - v_{i2}}$$
 (3.41)

De la Fig.3.25 , la señal de entrada común queda definida de la - siguiente forma:

$$v_{ic} = \frac{v_{i1} + v_{i2}}{2}$$
 (3.42)

Similarmente, se define la salida de modo común como:

$$v_{OC} = \frac{v_{O1} + v_{O2}}{2} \tag{3.43}$$

y la ganancia de modo común queda:

$$A_{c} = \frac{V_{0c}}{V_{ic}} = \frac{V_{01} + V_{02}}{V_{i1} + V_{i2}}$$

Por supuesto, se requiere que esta última ganancia sea muy pequeña en comparación con la ganancia diferencial. Si el amplificador diferencial es perfectamente simétrico ( $Q_1 = Q_2$ ,  $R_{c1} = R_{c2}$ ) la ganancia de modo común es cero, pero si existe algún desbalanceo en el circuito o bien, la impedancia de la fuente de corriente constante no es infinita, puede demostrarse que el voltaje de salida  $V_{od}$  tendrá dos componentes:

$$V_{od} = A_d(V_{i1} - V_{i2}) + A_c(\frac{V_{i1} + V_{i2}}{2})$$
 (3.44)

En la práctica  $\mathbf{A}_{\mathbf{d}}$  es del orden de unas 1,000 ó 1,000,000 de veces mayor que  $\mathbf{A}_{\mathbf{c}}$ .

La relación  $\frac{A_d}{A_c}$  es conocida con el nombre de relación de -rechazo de modo común:

$$CMRR = \left| \frac{A_d}{A_c} \right| \qquad (3.45)$$

y normalmente se expresa en decibeles [20 log CMRR].

Las señales de entrada y salida , pueden relacionarse con las señales de entrada y salida de modo común y diferencial. Por ejemplo, --combinando las ecuaciones (3.39) y (3.42), se obtienen:

$$V_{i1} = V_{ic} + \frac{V_{id}}{2}$$
 (13.46)

$$v_{i2} = v_{ic} - \frac{v_{id}}{2}$$
 (3.47)

De igual forma, con (3.40) y (3.43):

$$v_{01} = v_{oc} + \frac{v_{od}}{2}$$
 (3.48)

$$v_{02} = v_{oc} - \frac{v_{od}}{2}$$
 (3.49)

Adicionalmente, sustituyendo el hecho que:

$$v_{oc} = A_{c}v_{ic}$$
  $y^{\dagger}$   $v_{od} = A_{d}v_{id}$ 

se tiene:

$$v_{o1} = A_c v_{ic} + \frac{A_c v_{id}}{2}$$
 (3.50)

$$v_{o2} = A_c v_{ic} - \frac{A_c v_{id}}{2}$$
 (3.51)

Las expresiones (3.46) y (3.47) indican que se puede representar el circuito básico de la Fig. 3.24 de la forma:




Figura 3.26 Entradas en función de las señales de modo común y diferencial.

y las salidas  $v_{01}$  y  $v_{02}$  están determinadas por las expresiones (3.48) y (3.49), respectivamente.

#### EJEMPLO 3.4.

Para el circuito diferencial mostrado, determine las ganancias diferencial y de modo común, así como las resistencias de entrada diferencial y de modo común.




Figura 3.27.

Para el análisis de corriente directa, las fuentes de alterna se hacen cero (cortocircuito), quedando:




Figura 3.28

De este circuíto:

$$I_{EE} = \frac{15 - 0.6}{7.2} = 2 \text{ mA}$$

como: 
$$I_{EE} = I_{EQ1} + I_{EQ2} = I_{EQ1} = I_{EQ2}$$

luego: 
$$I_{EQ1} = I_{EQ2} = 1mA \simeq I_{CQ1} = I_{CQ2}$$

porque la  $\beta$  es grande.

Y analizando la malla C-E:

$$15 = I_{CEQ1}(2K) + V_{CEQ1} + I_{EE}R_{EE} - 15$$

$$V_{CEQ1} = 30 - 1(2K) - 2(7.2)K$$

$$V_{CEQ1} = V_{CEQ2} = 13.6 \text{ V}$$

Calculando los parámetros de alterna:

$$r_{\pi_1} = r_{\pi_2} = \frac{\beta^V_T}{IcQ} = \frac{100(0.026)}{1mA} = 2.6 \text{ K}$$

$$q_{m1} = q_{m2} = \frac{\beta}{r_{\pi}} = \frac{100}{2.6} = 38.46 \text{ mA/V}$$

Sustituyendo las entradas  $v_{\ i1}$  y  $v_{\ i2}$  por las señales diferenciales y de modo común, se tiene:




Figura 3.29

En este circuito para calcular la ganancia diferencial se hace  $v_{ic} = 0$ . Otro aspecto que se tiene que considerar es que cuando aumenta  $v_{id}$ , se incrementa  $i_{E1}$  pero  $i_{E2}$  disminuye en la misma proporción, es decir,  $I_{EE}^{\ r}$  permanece constante cuando la señal de entrada es diferencial. Para CA como el voltaje  $v_{e}$  permanece constante, se dice que el punto donde se unen los emisores es una tierra virtual. Quedando el circuito para CA:




Figura 3.40

Como el circuito es simétrico, se puede partir en dos medios circuitos y analizar uno de ellos. Quedando:




Figura 3.41

De la expresión (3.48), para  $v_{oc} = 0$ , se tiene que  $v_{o1} = v_{od}/2$ . Sustituyendo al transistor por su modelo, se tiene:




Figura 3.42

luego:

$$\frac{v}{v_{id}} = \frac{1}{2} \qquad \frac{v_{od}}{v} = -2g_{m} R_{c}$$

$$A_{d} = \frac{v_{od}}{v_{id}} = -g_{m}R_{c} = -(38.46) 2 \approx -77$$

y también, la resistencia de entrada diferencial es rid:

$$r_{id} = \frac{v_{id}}{i_{d}} = 2r_{\pi} = 5.2 \text{ K}.$$

Para el cálculo de la ganancia en modo común, las señales diferenciales de entrada se hacen cero en la Fig.3.29, obteniéndose:





Figura 3.43

Redibujando este circuito para hacerlo simétrico:



De esta forma puede analizarse una mitad, que sustituyendo por el modelo del transistor queda:

de aquí:

$$\frac{v}{v_{ic}} = \frac{r_{\pi}}{r_{\pi} + (\beta + 1) 2R_{EE}} \qquad \frac{v_{oc}}{v} = -g_{m} R_{c}$$

$$A_{c} = \frac{v_{oc}}{v_{ic}} = -\frac{g_{m} r_{\pi} R_{c}}{r_{\pi} + (\beta + 1) 2R_{EE}}$$

que sustituyendo valores, se obtiene:

$$A_{\rm C} = -0.14$$

y la resistencia de entrada en modo común:

$$r_{ic} = \frac{v_{ic}}{i_{c}} = r_{\pi} + (\beta+1) 2R_{EE} = 1.457 \text{ K.}$$

# DISPOSITIVOS Y CIRCUITOS ELECTRONICOS

DISENO LOGICO

Ing. Eduardo Ramírez Sánchez

SEPTIEMBRE, 1984

. . .

.

• •

.

••

#### ALGEBRA DE BOOLE

Definición 3.1: Un álgebra booleana es un triplete  $(k,+,\cdot)$  que consiste de un conjunto finito de elementos K, sujetos a una relación de equivalencia "=" y a dos operaciones binarias "+" ".", tales que x, y K, las operaciones x + y y x.y están univocamen te definidas y cumplen con los postulados de Huntington.

# Postulados de Huntington:

- P1.- Las operaciones son cerradas: x, y K
  - i) x + y K
  - $fi) x \cdot y K$
- P2.- Para cada operación existe un elemento de identidad
  - i) 0 K tal que x K

X + 0 = X

- ii) 1 K tal que x K
  - X . 1 = X
- P3.- Las operaciones son conmutativas: X, y K
  - i) x + y = y + x
  - $ii) \quad x \cdot y = y \cdot x$
- P4.- Las operaciones son distributivas X y K
  - i)  $X + (y \cdot Z) = (X + y) \cdot (y + Z)$
  - ii)  $X \cdot (y + Z) = X \cdot y + X \cdot Z$
- P5.- X K X K, llamado complemento de X, tal que
  - i)  $X + \overline{X} = 1$
  - ii)  $X \cdot \overline{X} = 0$
- P6.- Existen al menos dos elementos x y y en K, tal que  $X \neq y$ .

# Dualidad:

Dada una expresión válida, la expresión dual también será válida.

La expresión dual se obtiene haciendo los siguientes reemplazos:

+ . + 0 1 1 0

DEFINICION 3.2 Propiedades:


1. X K: i) x . 0 = 0 i) x . 0 = x.0+0 P2  
ii) x + 1 = 1 = x.0+x.
$$\overline{x}$$
 P5  
= x(0+ $\overline{x}$ ) P4  
= x  $\overline{x}$  P2  
= 0 P5

- 2. i) El elemento O es único
  - ii) El elemento 1 es único
- 3. i) El complemento de 0 es 0 = 1 ii) El complemento de 1 es 1 = 1
- 4. x K, su complemento  $\overline{x}$  es único.
- 5.  $x \times K$  i) x + x = x (ley de idempotencia) ii)  $x \cdot x = x$
- 6.  $x \times K$  i)  $x + (x \cdot y) = x$  (primera ley de absorción) ii)  $x \cdot (x \cdot y) = x$
- 7. x K i)  $x + (\overline{x} \cdot y) = x + y$  (segunda ley de absorción) ii)  $x \cdot (\overline{x} + y) = x \cdot Y$
- 8. x K x + y = y x = y (ley de identidad) x y = y
- 9. x y K x + y = 1  $\overline{x} = y$ x y = 0
- 10.  $X K \overline{X} = X$
- 11. X y Z K i) X ((X + y) + Z) = X

ii) 
$$X + ((X . y) . Z) = X$$

12. 
$$X y K i) (X + y) + Z = X + (y + Z)$$
  
ii)  $(X \cdot y) \cdot Z = X (y \cdot Z)$ 

13. 
$$X y K$$
 i)  $\overline{X + y} = \overline{X} \cdot y$  (Ley de De Morgan) ii)  $\overline{X \cdot y} = \overline{X} + \overline{y}$ 



# OPERADORES BOOLEANOS


Restringiendo el conjunto K a 2 elementos, i.e, K=0,1, el -- álgebra booleana resultante es particularmente adecuada para tra bajarla como álgebra de conmutación

# DEFINICION 3.3:

Una variable binaria X es una cantidad

tal que:

- i) Si  $X \neq 1 \Rightarrow X = 0$
- ii) Si  $X \neq 0 \Rightarrow X = 1$




# DEFINICION 3.4:

El operador booleano "complemento", también llamado "inversor" se define por la siguiente tabla de verdad.

# DEFINICION 3.5:

Los operadores booleanos "+"  $\jmath$  "." llamados "OR" y "AND" se define por la siguiente tabla de verdad.



En términos del algebra booleana de dos elementos, definida en la sección anterior, podemos definir una función booleana de la siguiente forma:

# DEFINICION 3.6:

Una función booleana de n variables  $X_1$ , ...,  $X_n$  definida sobre el conjunto K=0,1 es una <u>asignación</u> de los valores "0"  $\delta$  "1" a cada una de las  $2^n$  combinaciones posibles de las variables.

# Ejemplo:

f (A,B,C) = AB + 
$$\overline{A}$$
C +  $A\overline{C}$   
Si A = 1  
B = 0 => f = 1  
C = 0  
f (1,0,0) = 1.0 + 0.0 + 1.1 = 0 + 0 + 1

#### CONVENCION:

Una variable tendrá originado el valor 1 4 complemento el valor 0.

En el ejemplo anterior.

$$f(A,B,C) = AB + \overline{A}C + A\overline{C}$$
  
= 1.1 + 0.1 + 1.0 = 1

Una forma de describir una función booleana es mediante su "Tabla de Verdad".

La <u>Tabla de Verdad</u> muestra todas las combinaciones posibles de en trada y los valores que toma la función para cada una de ellas.

Por ejemplo, para la función

$$f(0,0,0) = 0$$

$$f(0,0,1) = 1$$

$$f(0,1,0) = 0$$

$$f(0,1,1) = 1$$

$$f(1,0,0) = 1$$

$$f(1,0,1) = 0$$

$$f(1,1,0) = 1$$

$$f(1,1,1) = 1$$

Esto lo podemos escribir en forma tabular:

A	В	C	A.B.	A.Œ.	Ā.C.	$\begin{array}{c} AB + A\overline{C} + \overline{AC} \\ f(A,B,C,) \end{array}$
0	0	0	. 0	. <b>o</b> ·	0	0
. 0	. 0	1	0	0	1	1
0	1	0	0	0.	0	0
0	1	1	0	0	1	1
1	0	0	0	1	0	1
1 ·	0	1	0	0	0	. 0
1 .	1	0	1	1	0	1
1	, 1	1	1	0 .	· 'o	1

En la tabla siguiente se muestra la tabla de verdad de una función de n variables  $f(X_1, X_2, \ldots, X_n)$ 

. x <sub>1</sub>	х <sub>2</sub>	••••	X <sub>n</sub>	$f(X_1, X_2,$	$\ldots x_n$ )
0	0		0	a <sub>o</sub>	
0	0	• • •	1.	a <sub>1</sub>	,
0	Ö		0	a 2	
		•		• .	
		•		•	
	•	• .		• *	•
•		•		. •	
1	1 ,	• • • •	0	a <sub>2</sub> n-2	
1.	1	••••	1	<sup>a</sup> 2 <sup>n</sup> - 1	

Como hay n variables ya cada variable puede tomar 2 valores, hay  $2^n$  formas de asignar valores a las n variables; por lo tanto, la tabla de verdad tendrá  $2^n$  filas.

Además, para cualquier combinación de las variables  $X_1, X_2, \dots, X_n$ , la función  $f(X_1, X_2, \dots, X_n)$  puede tomar 2 valores, por lo tanto, podemos hacer  $2^N$  tablas de verdad para n variables donde  $N = 2^n$ .

Es decir, para n variables, se pueden definir  $2^{2n}$  funciones booleanas.

	<u> </u>	2 <sup>n</sup>	2 <sup>2n</sup>
•	0	1	2
	1	. 2	4
• ,	2	4	16
	3	8	256
	4	16	65.536
	5	32	n 4.295 x 10 <sup>9</sup>
	10	1024	n 1.787 x 10 <sup>308</sup>

$$f_1 (0) = 0$$
  
 $f_2 (0) = 1$ 

$$n_1 = 1$$

X	$f_1(X)$	$f_2(X)$	f <sub>3</sub> (X)	f <sub>4</sub> (X)
0.	0	j	. 0	1
1	0 .	0	1	1

n=2

Α	В	fo	f <sub>1</sub>	f <sub>2</sub>	f <sub>3</sub>	f <sub>4</sub>	f <sub>5</sub>	f <sub>6</sub>	f <sub>7</sub>	f <sub>8</sub>	f <sub>9</sub>
									0 ,		
0 .	1	0	. 0	0	0	1	1	1 .	1	0	0
1	0	0	0	1	1	0	0	1	1	0	0
1.	1	0	1 -	0	1	0	1	. 0	1	0	1,

$$f_{0}(A,B) = 0$$

$$f_{1}(A,B) = AB$$

$$f_{2}(A,B) = A\overline{B}$$

$$f_{3}(A,B) = A\overline{B} + AB = A$$

$$f_{4}(A,B) = \overline{A}B$$

$$f_{5}(A,B) = \overline{A}B + AB = B$$

$$f_{6}(A,B) = \overline{A}B + A\overline{B} = AB$$

$$f_{7}(A,B) = \overline{A}B + A\overline{B} = AB$$

$$f_{8}(A,B) = \overline{A}B = \overline{A}+\overline{B}$$

$$f_{9}(A,B) = \overline{A}B + AB = AB = AB$$


$$f_{10}(A,B) = \overline{A}B + AB = B$$

$$f_{11}(A,B) = \overline{A}B + AB = AB = AB$$

$$f_{12}(A,B) = \overline{A}B + AB = \overline{A}B$$

$$f_{13}(A,B) = \overline{A}B + \overline{A}B + \overline{A}B = \overline{A}B$$

 $f_{14}$  (A,B) =  $\overline{A}$   $\overline{B}$  +  $\overline{A}$  B + A  $\overline{B}$  =  $\overline{A}$  +  $\overline{B}$  +  $\overline{A}$   $\overline{B}$ 



$$f_{15}$$
 (A,B) =  $\overline{A}$   $\overline{B}$  +  $\overline{A}$  B + A  $\overline{B}$  + A B = 1

$$f(X,Y,Z) = \overline{X} Y (Z + \overline{Y} X) + \overline{Y} Z$$

$$= \overline{X} Y Z + \overline{X} Y \overline{Y} X + \overline{Y} Z$$

$$= \overline{X} Y Z + \overline{Y} Z$$

$$= Z (\overline{X} Y + \overline{Y})$$

$$= Z (\overline{Y} + \overline{X})$$

$$= Z \overline{XY}$$

f (A,B,C,D) = ABC + ABD + 
$$\overline{A}B\overline{C}$$
 +

= ABC +  $\overline{A}B\overline{C}$  + CD + B ( $\overline{D}$  +

= ABC +  $\overline{A}B\overline{C}$  + CD + B ( $\overline{D}$ 

= ABC +  $\overline{A}B\overline{C}$  + CD + B

= ( $\overline{A}$   $\overline{C}$  + A) B + A B C + C

= ( $\overline{C}$  + A) B + ABC + cd

= B $\overline{C}$  + AB + ABC +


= B $\overline{C}$  + AB + CD + B $\overline{D}$ 

= AB + B ( $\overline{C}$  +  $\overline{D}$ ) + CD

= AB + B + CD

= B(A+1) + CD

= B + CD



#### Análisis de

$$f = + 5 + 6$$
  
 $4 = D. 3$   
 $5 = \overline{C} + 2$   
 $6 = B.\overline{C}$   
 $3 = 1 + 2$   
 $2 = \overline{A} . C$   
 $1 = A\overline{B}C$ 

## Luego:

$$f = D$$
 .  $3 + \overline{C} + 2 + B\overline{C}$   
 $f = D$  (  $1 + 2$ ) +  $\overline{C}$  +  $\overline{A}C$  +  $\overline{B}C$   
 $f = D$  (  $ABC + AC$  ) +  $\overline{C}$  +  $\overline{A}C$  +  $\overline{B}C$ 

Pero esta función podemos simplificarla.

$$f = \overline{ABCD} + \overline{ACD} + \overline{AC} + \overline{BC} + \overline{C}$$


$$f = \overline{CD} (\overline{A} + \overline{AB}) + \overline{AC} + \overline{C} (B + 1)$$

$$f = \overline{CD} (\overline{A} + \overline{B}) + \overline{AC} + \overline{C}$$

$$f = \overline{ACD} + \overline{BCD} + \overline{AC} + \overline{C}$$

$$f = \overline{AC} (1 D) + \overline{C} + \overline{B} D$$

$$f = \overline{AC} + \overline{C} + \overline{B} D$$



#### Formas Algebraicas de Funciones

Cualquier función booleana se puede expresar en una de sus dos formas.

Formas Canónicas:

Suma de Productos

Formas Canónicas

Productos de Sumas.

### Ventaja de las F.C.

Conducen a expresiones que implementadas mediante 2 niveles de propagación (inversión).

### Forma Suma de Productos (S.P)

Se construyen mediante el OR terminos en forma de producto los cuales a su vez se obtienen mediante el AND de variables complementadas o sin complementar.

Terminos Productos:

ARC

Expresión en forma suma de Productos (S.P) :  $\overrightarrow{ABC} + \overrightarrow{BD} + \overrightarrow{ACD}$ 

## Formas Productos de Suma (P.S.)

Esta se construyen mediante el AND de términos suma, lo que a su vez se obtienen mediante el OR de variables complementadas y sin complementar.

Términos Suma:

 $\overline{A} + B + C$ 

 $\overline{B} + C + \overline{D}$ 

Forma productos de Suma:  $(\overline{A} + B + C)$   $(\overline{B} + C + D)$ 

FORMAS CANONICAS .- Sin formas SP y PS algunas características especiales.

#### Mintérminos ( Definición ) :

Es un término producto de una función de n variables que contiene las n variables, en forma complementada o sin complementar, dicho producto se llama Mintérmino.

Si la función esta compuesta solamente de mintérminos, se dice que la función esta en forma canónica de S.P.

### Ejemplo:

$$f(A,B,C) = \overline{A} B \overline{C} + A B \overline{C} + \overline{A} B C + A B C$$

es una función de tres variables en forma canónica, compuesta por 4 mintérminos.

### CODIFICACION .- Para simplificar la notación

Para simplificar la notación de mintérminos, las variables se codifican según la siguiente convención:

Empleando este código, los mintérminos se pueden escribir de la siguiente forma:

		e T	-
	Mintérmino	Código	Número de lista.
	A B C	010	<sup>m</sup> 2
.•	A B C	110	<sup>m</sup> 6
	A в с	011	m <sub>3</sub>
	A B C	111	m <sub>7</sub>

#### Luego:

$$f(A,B,C) = m_2 + m_3 + m_6 + m_7$$
  
=  $m(2,3,6,7)$ 

Es importante observar el orden en que se escriben las variables en la notación funcional, ya que dicho orden afecta la codificación y decodificación en de listas de mintérminos:

### Ejemplo:

f (BCA) = m (2,3,6,7)  
= 
$${}^{m_2}$$
 +  ${}^{m_3}$  +  ${}^{m_6}$  +  ${}^{m_7}$   
010 011 110 111  
=  $\overline{B}C\overline{A}$  +  $\overline{B}CA$  +  $BC\overline{A}$  +  $BCA$   
f (ABC) = m (2,3,6,7)  
=  $\overline{A}B\overline{C}$  +  $\overline{A}BC$  +  $AB\overline{C}$  +  $ABC$ 

Consideremos la función:

f (A,B,C) = 
$$\overline{A} \ \overline{B} \ C + \overline{A} \ B \ C + A \ \overline{B} \ C + A \ B \ C$$
  
=  $m_1 + m_3 + m_5 + m_7$   
=  $m \ (1,3,5,7)$ 

Construyamos la tabla de verdad de dicha función:

En general: los  $2^n$  mintérminos de las variables, aparecerán siempre en la forma canónica de S.P. para f  $(X_1, X_2, \ldots, X_n)$  o para  $\overline{f}(X_1, X_2, \ldots, X_n)$ .

Por ejemplo si:

f.(A,B,C,D) = 
$$m$$
 (0,1,6,7)  
el complemento de  $\overline{f}$  tendrá  $2^4$  - 4 = 12 mintérminos:

$$f(A,B,C,D) = m(2,3,4,5,8,9,10,11,12,13,14,15)$$
  
=  $m(2-5,8-15)$ 

Finalmente, del álgebra de Boole

$$f(X_1, X_2, ..., X_n) + f(X_1, X_2, ..., X_n) = 1$$

Pero como:

$$f(x_1, x_2, ..., x_n) + \overline{f}(x_1, x_2, ..., x_n) =$$

Tenemos que:

En otras palabras, la disyunción (OR) de todos los mintérminos de n variables es igual a 1.

#### MAXTERMINOS:

Si un término suma de una función de n variables contiene las n variables en forma complementada o sin complementar, dicho término suma se llama MAXTERMINO.

Si una función esta compuesta de maxtérminos, se dice que la función está en forma canónica de productos de suma.

Ejemplo:

$$f,(A,B,C) = (A + B + C) (A + B + \overline{C}) (\overline{A}+B+C) (\overline{A}+B+C)$$

f, es una función en forma canónica con tres variables y cuatro  $\max$  términos.

Así como para los mintérminos, existe una forma de codificación de maxtérminos, basada en la siguiente convención:

Variables sin complementar: 0
Variables complementadas: 1

Usando esta convención para la función f, tenemos:

	·	,ı			Código	Lista	
Α	+	В	+	С	000	Mo	
Α	+	В	÷	$\overline{\mathbf{C}}$	001	M <sub>1</sub>	•
$\overline{\textbf{A}}$	+	В	+	C	100	$M_{\Delta}^{\frac{1}{2}}$	
Ā	+	B	+	$\overline{\mathbf{C}}$	101	м <sub>5</sub>	



Los maxtérminos se abrevian  $M_i$ , donde i es el decimal correspondiente al código binario del maxtérmino. Luego, la función  $f_1$  del ejemplo quedaría:

$$f_1$$
 (A,B,C) +  $M_0$   $M_1$   $M_4$   $M_5$ 

O bién, escribiéndola en forma de lista de maxtérminos

$$f_1$$
 (A,B,C) = TT M (0,1,4,5)

Las dos últimas expresiones para f, están en forma canónica de productos de suma.

Tal como en el caso de los mintérminos, el orden de las variablesen la notación funcional, es muy importante.

La tabla de verdad para la función f, anterior es:

	•	$M_{0}$	M <sub>1</sub>	$M_{\underline{4}}$	$M_{S}$	
Fila No.	A B C	A+B+C	A+B+C	Ā+B+C	Ā+B+C	f,(A,B,C)
0	0 0 0	0	1	1	1	0
1	0 0 1	1	0.	1	. 1	0
2	0 1 0	· 1	1	1	1	1 '
3	0 1 1	1	1	1	· 1	. 1
4	1 0 0	1	1	· · · <b>0</b>	1	0
5	1 0 1	1	1 .	1	0	0 .
6	1 1 0 .	1	1	1	1	1
7	1 1 1	1 ,	· 1	1	1	1

Observese que el único cero que aparece en la tabla, está en la fila i y es producido por el maxtérmino M<sub>i</sub>. Por lo tanto, como en el caso de los mintérminos, la tabla de verdad puede ser generada por inspección de la lista de mintérminos.


Examinemos la función siguiente:

$$f(A,B,C) = (A+B+\overline{C}) (A+\overline{B}+\overline{C}) (\overline{A}+B+\overline{C}) (\overline{A}+\overline{B}+\overline{C})$$

$$001 011 101 111$$

$$f(A,B,C) = M_1 M_3 M_5 M_7$$

$$f(A,B,C) = TT M (1,3,5,7)$$



Los maxtérminos de la función, ubican los ceros en las filas 1,3, 5,7 de la T. de V.

Fila	Α	В	C.	f(A,B,C)
0	0	0	0	1 .
1	0	0	1	0
2	0	1	0	· 1
3	0	1	1 -	0
4,	1	0	0	1
· 5	1	0	i	.0
6	1	1	0	1
7	1	1	1	0

Observando la Tabla de Verdad, vemos que:

$$f(A,B,C) = m (0,2,4,6)$$

Luego:

$$f(A,B,C) = m(1,3,5,7)$$

$$= m_1 + m_3 + m_5 + m_7$$

$$001 011 101 111$$

$$= \overline{A} \overline{B} C + \overline{A} B C + A \overline{B} C + A B C$$

De donde:

$$f(A,B,C) = \overline{\overline{A} \ \overline{B} \ C} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$


$$= \overline{\overline{A} \ \overline{B} \ C} \cdot \overline{\overline{ABC}} \cdot \overline{\overline{ABC}} \cdot \overline{\overline{ABC}}$$

$$= (A+B+\overline{C}) \ (A+\overline{B}+\overline{C}) \ (\overline{A}+B+\overline{C}) \ (\overline{A}+\overline{B}+\overline{C})$$

$$= 001 \quad 011 \quad 101 \quad 111$$

$$= M_1 \quad M_3 \quad M_5 \quad M_7$$

$$= TT \quad M \quad (1,3,5,7)$$



De donde, hemos demostrado que:

$$f(A,B,C) = TT M (1,3,5,7) = m (0,2,4,6)$$

Lo cuál, además resulta evidente de la tabla de verdad.

De las manipulaciones algebraicas anteriores, resultan aparentes ciertas relaciones entre mintérminos y maxtérminos:

$$\overline{m}_{1} = \overline{\overline{A} \overline{B} C} + A + B + \overline{C} + M_{1}$$

$$\overline{001} \qquad 001$$

$$\overline{m}_{3} = \overline{\overline{A} B C} = A + \overline{B} + \overline{C} = M_{3}$$

$$\overline{011} \qquad 011$$

En general:


$$\overline{\mathbf{m}}_{\mathbf{i}} = \mathbf{M}_{\mathbf{i}}$$
 $\overline{\mathbf{M}}_{\mathbf{i}} = \mathbf{m}_{\mathbf{i}}$ 

Es decir, los mintérminos y maxtérminos son complementos el uno del otro.

Observemos la tabla de verdad del complemento de la función del ejemplo anterior:

$$f(A,B,C) = TT M (1,3,5,7)$$

Fila	A B C	f(A,B,C)	$\overline{f}$ (A,B,C)
0	0 0 0	1	0
1	0 0 1	0	1
2 -	0 1 0	1.	0
3	0 1 1	0	1 .
4 ·	1 0 0	1	. 0
5	1 0 1	0	1
6	1 1 0 .	1	0
7	1 1 1	0	1



	,			m <sub>1</sub>	m <sub>3</sub>	. m <sub>5</sub>	m <sub>7</sub>	•
Fila	No. A	В	C	ABC	ĀBČ	ABC	ABC	f
0	0	0	0	0	0	0	. 0	0
1	0	0	1	1	0	0	0	1
2	C	1	0	Ō	0	0	0	0
3	. 0	1	1	0	1	. 0	0	1
4	. 1	0	0	0	0	0	0	0
5	1	0	1	0	0	1	0	1
6	1	1	0 .	0	0	0	0	0
7	1	1	1	0	0	0	1	1


Observese en la tabla que cada fila esta numerada de acuerdo al código decimal y que los únicos 1 que aparecen en la tabla sonaquellos en la fila i, producidos por el mintérmino  $n_i$ .

Por lo tanto, podemos eliminar todos los pasos intermedios y es cribir la tabla de verdad directamente de la lista de mintérminos.

## Ejemplo:

Fila	No	A	В	C	f(A,B,C)	f(A,B,C)	=	m	(2,3,6,7)
0		0	0	0 .	0 ,				
1		0	0	1	0				
2		0	1	0	1				
3		0	1	1	1				
4		1	0	0	0	•			•
5		1	0	1	0				
6		1	1,	0	. 1				1
7		1	1	1	1	,			

importante es observar la tabla de verdad complemento de la función



Fila	No	<u>A</u>	В	С	f(ABC)	₹(ABC)
0		. 0	0	0	0 ·	1
1	•	0	0	1	0	1
2		0	1	0	. 1	0
3	•	0	1	1	1.	0
4		1	0	0	0	1
5		1	0	1	0	1
6		1	1	0	1	0
7		1	1	1	1	0

$$f(A,B,C) = m(0,1,4,5)$$

La tabla indica que f (A,B,C) tiene "1" en las filas 0,1,4,5 y por lo tanto:

$$\sqrt{f}$$
 (A,B,C) = m (0,1,4,5)  
f (A,B,C) = m (2,3,6,7)

Observese que todos los mintérminos compuestos de tres variables (8 en total) estan contenidos en una de las dos expresiones.

De la tabla vemos que los ceros están las filas 0,2,4 y 6. Luego

$$f(A,B,C) = TT M (0,2,4,6)$$
  
 $f(A,B,C) = TT M (1,3,5,7)$ 

Es decir, todos los maxtérminos por tres variables apare cen en )  $\delta$  en F(A,B,C). Además, del álgebra de --- Boole, tenemos que:

$$f(A,B,C)$$
 .  $\overline{f}(A,B,C) = 0$ 

luego:

$$(M_0M_2M_4M_6)$$
 .  $(M_1M_3M_5M_7) = 0$ 

O bién:

$$\frac{2^{n}-1}{\left|\begin{array}{c} 1\\ 1\end{array}\right|}M_{i}=0$$

	,		·		
					•
	·	•			
		``			
			•		<u>.</u>
		•			
			<i>,</i>		
	•				
				·	•
		<del>_</del>			
				•	
			•		
			• •		
			•	,	
		. •			
			•		
			•		
				·	
		·	·		
	·				
•					

En Resumen: Para la función:

$$f(A,B,C) = \bar{A}B\bar{C} + \bar{A}BC + AB\bar{C} + ABC$$

Tenemos que:

$$f(A,B,C) = m(2,3,6,7) = \pi M (0,1,4,5)$$
  
 $f(A,B,C) = m(0,1,4,5) = \pi M (2,3,6,7)$ 

## **EXPANSION FUNCIONAL:**

Se estudiará ahora la forma de poner una función dada en una de las formas canónicas definidas anteriormente. Este procedimiento se llama Expansión funcional

#### EXPANSION EN SUMA DE PRODUCTOS

Emplearemos la siguiente notación:

$$f(1,X_2,X_3,\ldots,X_n)$$
 denota a la función  $f(X_1,X_2,X_3,\ldots,X_n)$  en la que se ha reemplazado  $X_1$ , por 1 y  $\bar{X}$ , por 0

$$f(0,X_2,X_3,\ldots,X_n)$$
 denota a la función  $f(X_1,X_2,X_3,\ldots,X_n)$  en la que se ha reemplazado  $X_1$  por 0 y  $\tilde{X}_1$  por 1.

Ejemplo: Tomemos la función:


$$f(X_1, X_2, X_3, X_4) = \bar{X}_1 \cdot \bar{X}_2 \cdot \bar{X}_3 \cdot \bar{X}_4 + X_1 \cdot X_2 \cdot X_3 \cdot X_4$$

escribamos la función de la siguiente forma:

$$f(X_1, X_2, X_3, X_4) = \bar{X}_2(\bar{X}_1, \bar{X}_3, \bar{X}_4) + X_2(X_1, X_3, X_4)$$

$$f(X_1,X_2,X_3,X_4) = \bar{X}_2 g(X_1,X_3,X_4) + X_2 h(X_1,X_3,X_4)$$

Donde: 
$$g(X_1, X_3, X_4) = \bar{X}_1 \bar{X}_3 \bar{X}_4$$
  
 $h(X_1, X_3, X_4) = X_1 X_2 X_4$ 



Las funciones g y h se pueden obtener a partir de f mediante el siguiente procedimiento:

$$g(X_{1}, X_{3}, X_{4}) = f(X_{1}, 0, X_{3}, X_{4}) = f(X_{1}, X_{2}, X_{3}, X_{4}) \Big|_{X_{2} = 0}$$

$$= \overline{X}_{1} \cdot \overline{0} \, \overline{X}_{3} \, \overline{X}_{4} = \overline{X}_{1} \, \overline{X}_{3} \, \overline{X}_{4}$$

$$h(X_{1}, X_{3}, X_{4}) = f(X_{1}, 1, X_{3}, X_{4}) = f(X_{1}, X_{2}, X_{3}, X_{4}) \Big|_{X_{2} = 1}$$

$$= X_{1} \, 1 \, X_{3} \, X_{4} = X_{1} \, X_{3} \, X_{4}$$

El procedimiento de expansión lo forliza el siguiente teorema:

TEOREMA 4.1: Una función booleana de n variables  $f(X_1, X_2, X_3, \dots, X_n)$  se puede expandir con respecto a la variable  $X_i$ ,  $1 \le i \le n$ , de la siguiente forma:

$$f(X_{i}, X_{2}, ..., X_{i-1}, X_{i+1}, ..., X_{n}) =$$

$$X_{i} f(X_{1}, X_{2}, ..., X_{i-1}, 1, X_{i+1}, ..., X_{n}) +$$

$$+ \overline{X}_{i} f(X_{1}, X_{2}, ..., X_{i-1}, 0, X_{i+1}, ..., X_{n}) +$$

Aplicando sucesivamente el teorema anterior para cada una de las n variables de la función f, habremos expandido la función y la tendremos en forma de lista de mintérminos.

Veamos como sería el procedimiento. Comenzando con X1, tenemos:

$$f(X_1, X_2, ..., X_n) = X_1 f(1, X_2, ..., X_n) + X_1 f(0, X_1, ..., X_n)$$

Expandiendo ahora  $f(1,X_2, ...X_n)$  y  $f(0,X_1,..., X_n)$  con respecto a  $X_2$  , tenemos:

•			•	
•		•		
,				
	·		<i>,</i>	
				-
'			·	
		· .	, '	
•				
	•			
	·.			
	·.			
	·.			
	·,			
	·,			
	·,			
	·,			

$$f(1,X_2, ...,X_n) = X_2 f(1,1,X_3, ..., X_n) + \overline{X}_2 f(1,0,...,X_n)$$
  
 $f(0,X_2, ...,X_n) = X_2 f(0,1,X_3, ..., X_n) + \overline{X}_2 f(0,0,...,X_n)$ 

La función queda:

$$f(X_1, X_2, X_3, ..., X_n) = X_1 \quad X_2 \quad f(1, 1, ..., X_n) + \overline{X}_2 f(1, 0, ..., X_n) + \overline{X}_1 \quad X_2 \quad f(0, 1, ..., X_n) + \overline{X}_2 f(0, 0, ..., X_n)$$

O bién:

$$f(X_1, X_2, ..., X_n) = X_1 X_2 f(1, 1, ..., X_n) + X_1 \overline{X}_2 f(1, 0, ..., X_n) + \overline{X}_1 X_2 f(0, 1, ..., X_n) + \overline{X}_1 \overline{X}_2 f(0, 0, ..., X_n)$$

A continuación expandemos las cuatro funciones resultantes conrespecto a  $X_3$ , de donde obtendremos 8 funciones; luego expandemos éstas C/respecto a  $X_4$  y así sucesivamente para las n variables.

Para una función de 3 variables, obtendríamos:

$$f(X_1 \ X_2 \ X_3) = X_1 \ X_2 \ X_3 \ f(1,1,1) + X_1 \ X_2 \ X_3 \ f(1,1,0)$$

$$+ \ X_1 \ \overline{X}_2 \ X_3 \ f(1,0,1) + X_1 \ \overline{X}_2 \ \overline{X}_3 \ f(1,0,0)$$

$$+ \ \overline{X}_1 \ X_2 \ X_3 \ f(0,1,1) + \overline{X}_1 \ X_2 \ \overline{X}_3 \ f(0,1,0)$$

$$+ \ \overline{X}_1 \ \overline{X}_2 \ X_3 \ f(0,0,1) + \overline{X}_1 \ \overline{X}_2 \ \overline{X}_3 \ f(0,0,0)$$

Analicemos todo lo anterior en términos de una función específica y su tabla de verdad:

$$f(A,B,C) = \overline{A} \overline{B} C + A \overline{B} C + A B C = m_1 + m_5 + m_7$$

A	В	С	f(A,B,C)	-
0	0	0	0 =	$f_0 = f(0,0,0)$
0	0	1		$f_1 = f(0,0,1)$
0	1	0		$f_2 = f(0,1,0)$
0	1	1		$f_3^2 = f(0,1,1)$
1	0	0	•	$f_A = f(1,0,0)$
· 1	0	1		$f_5 = f(1,0,1)$
1	1	0		$f_6 = f(1,1,0)$

O • .  $\mathbf{O}$ 

Veamos la equivalencia entre este desarrollo y la tabla de verdad:

A	В	C.	f(A,B,C)	
0	0	0	0	
0	0	1	, . <u> </u>	
0	1	0	0	
0	• 1	1	1	
1	0	0	1	
1	0	1	0	
1	1	0	1	
· <b>1</b>	1	1	1	

Revisando el procedimiento, se puede comprobar que no es más que la aplicación del Postulado 5 (a.1 = a) Postulado 10 (a+ $\overline{a}$  = 1) y del teorema 13A (ab + a $\overline{b}$  = a)

podemos simplificar el procedimiento aplicando directamente dichos postulados.

Ejemplo: Expandir la función.

$$f(A,B,C) = A \overline{B} + A \overline{C} + A B C$$

$$= A \overline{B} (C + \overline{C}) + A \overline{C} (B + \overline{B}) + ABC$$

$$= A \overline{B} C + A\overline{B}\overline{C} + AB\overline{C} + AB\overline{C} + ABC$$

$$= A \overline{B} C + A\overline{B}\overline{C} + AB\overline{C} + ABC$$

$$= m_5 + m_4 + m_6 + m_7$$

$$= (4,5,6,7)$$


En resumen, para expandir una función en suma de productos a suforma canónica SP, podemos hacerlo de tres formas:


- De la tabla de Verdad, obtener directamente la lista de mintérminos.
- 2).- Aplicando directamente el teorema 4.1.
- 3).- Aplicando los Postulados 5 y 10; el Teorema 13a.




• .

.





Para 5 variables



DEA	BC 000	001	011	_010	100	101	111	110
00	0	4	12	8	16	20	28	24
01	1	5	13	9	17	21	29	25
11	3	7	15	11	19	23	31	27
10	2	6	14	10	18	22	30	26

Ejemplo

$$f(A,B,C) = AB\overline{C} + AB\overline{C} + ABC$$

\	AB				
c	00.	01	11	10	
0	0	0	1	,	
1	0	ن	1	Ð	

$$f(A,B,C) = \sum m (0,1,2,5,7)$$

$$= \prod M(1,2,3,4)$$


<b>CAB</b>				
O		<sup>2</sup> 0	6	<sup>4</sup> 0
I	)	3 <sub>O.</sub>	7	5

Actualmente ya son otros objetivos, ya no el de minimización. como:

- disipación
- tiempo de retardo
- costo

depende del proyecto a realizar.


Minimización de funciones.




- Aquellos conjuntos de mintérminos que se puedan combinar en términos prod. más simples deben ser adyacentes o aparecer en patrones simétricos y adyacentes en un mapa K.
- 2. Cualquier mapa K por demintérminos de n variables adyacentes en un mapa k se puede combinar en un prod de n variables.

## Ejemplo:

$$f(A,B,C,D) = \overline{A} \ \underline{B} \ C \ D + \overline{A} \ B \ \underline{C} \ \underline{D} + \overline{A} \ B \ \underline{C} \ D + \overline{A} \ B \ C \ D + \overline{A} \ B \ C \ D + \overline{A} \ B \ C \ D$$



 $f = \sum m (0,2,8,11,15,18,20,21,27,28,29,31)$ 



f(A,B,C,D,E) = B C D E + A C D E + A C D + B D E

 $f = B \overline{C} + \overline{A} C$ 

cuando el número está entre 4 y 11

\	 ٠.	
	1	1
	1	. 1
•	1-	1
	1	1
	ÃΒ	ΑĒ

-450-

#### V. Cirucuitos Combinacionales.

Las tecnicas cubiertas en los capítulos anteriorces tienen una gran variedad de aplicaciones. En este capítulo se aplicaran ozichas técnicas para el diseño de circuitos combinacionales.

Un cirucuito combinacional es un circuitro electronico cuya salida corresponde a una determinada función boileana de sus líneas de entrada. Puede verse como en los cir\_cuitros combinacionales ocurre una asociación de los valores lógicos (verdadero, falso) de las --funciones booleanas, con niveles de voltaje (sólo dos níveles ce voltaje: voltaje alto y voltaje bajo) propioso de los cirucuitos electronicos.

A diferencia de los circuitos secuenciales, que se tratarán en los siguientes capítulos, los circuitos combimacionales tiene como carac teristica fundamental la siguiente:

La salida de un circui to combinacional depende exclusivamente de los valores presentes de sus lineas el valor que una función booleana está totalemente determinado por la combinación: presente de valores de sus varniables de entrada.

Los circuitos combinacionales tienen múltiples aplicaciones y se diseñan pensando en que realicen una labor exspecífica y perfectamente determinada. Así, existen circuitos combinacionales aritméticos que efectúan sumas, restas y hasta multiplicaciones en binario, existen circuitos detectores de códigos.

Los cirucuitos combinacionales se emplean también en la detección y - corrección de errores en la transmisión de información digital. En los sistemas de computo, son cirucuitos combinacionales los encargados de direccionar los elementos del sistema.

El campo de aplicación de los cirucuitos combinacionales es tan amplio que sólo queda restringido por la cirucuntancia de que la salida del - circuito depende exclusivamente de la combinación presente de valores nen sus líneas de entrada.

I. Diseño lógico de un circuito combinacional.

El objetivo del diseño de un circuito combinacional consiste en lograr un circuito que realice una labor determinada en las mejores condiciones en cuanto a costo de los dispositivos electrónicos empleados, costos de manu factura del circuito impreso, mantenimiento, confiabilidad, absolencia, etc.

Por lo anterior, el diseño de un circuito combinacional puede dividirse en dos partes: el diseño lógico del circuito y la implementación electrónica del mismo.

Dado que un circuito combinacional debe realizar una labor determinada, primeramente se debe establecer cual será el valor que tomará la salida del circuito para cada una de las combinaciones de los valores de sus líneas de entra da. Lo anterior quiere decir, que primeramente se debe encontrar cual es la función lógica que debe realizar el cirucuito a fin de llevar a cabo la labor pora la cual se diseña.


El diseño lógico de un circuito combinacional se refiere precisamente a la busqueda de la función lógica del cirucuito. Como se ha visto anteriormente, una función lógica está perfectamente determinada si se dispone de su tabla de verdad, así, el diseño lógico de un circuito combinacional se concluye cuando se despone de la tabla de verdad de la función lógica del circuito.

El diseño lógico de un circuito combinacional parte de un establecimiento verbal o escrito de la labor que debe desarrollar el circuito. En muchos casos esta descripción verbal o escrita no es suficiente, en este caso debe intervenir el criterio del deseñador a fin de lograr de tabla de verdad de la función lógica -- requerida.

El mecanismo mediante el cual, un diseñador transforma una descripción verbal o escrita, de la labor o desarrollar por un circuito combinacional en una tabla de verdad es un proceso mental de abtracción, que requiere cierto esfuerzo del diseñador principiante. Es necesario que el diseñador principiante encuentre por sí solo, funciones lógicas de circuitos combinacionales, comenzando por los más simples. La habilidad de encontrar funciones lógicas de circuitos combinacionales es poco transmisible por tratar se de un proceso mental.

A continuación se describen algunos ejemplos, pero debe tenerse siempre en mente que si desea diseñar un circuito no existe en el mundo real o dicho circuito debe mejorar alguno ya existente.

Ejemplo 5.1 Realizar el diseño lógico de un circuito combinacional que tiene dos líneas de entrada y una línea de salida, adquiriendo esta última el valor lógico verdadero cuando los valores lógicos de sus líneas de entrada sean — iguales.




Las lineas de enrirada pueden tomar cualquiera de los valores lógicos verdadero (V) y falso (F) y sólo pueden ocurrir cuatro combinaciones distintas FF FV VFY VV. Del enunciado del problema debe quedar claro que la linea de salida adquiere el valor V, solamente para las combinaciones FF Y VV de sus lineas de entrada.

Asociando los variables lógicas A y B a las líneas de entrada y llamando f(a,b) a la linea de salida se escribe la tabla de verdad que concluye el ejemplo.

A	В	f (a,b,)		AB	f (a,b)
F	F	٧		00	1
F	¥	F		01	· 0
٧	F'	F	б	10	0
٧	٧	ν		11	1

Ejemplo 5.2 Realizar el disñeo lógico de un circuito combinacional que tiene 3 líneas de entrada que le indican el estado (abierto o cerrado) de tres interruptores. Su línea de salida deberá tomar el valor lógico verdadero cuando un número non de interruptores se encuentran cerrados.



Asociando los variables lógicas A 8 Y C a las lineas de entrada al circuito y considerando que cada linea toma el valor lógico verdadero cuando el interruptor correspondiente está cerrado, se escribe la tabla de verdad que concluye el ejemplo:


ABC	f (a,b,c)	•	ABC	f (a,b,c)
fff	f		000	0
ffv	, <b>v</b>		001	I
fvf	, A		010	1
fvv	f	6	011 -	0
vff	٧		100	1
vfv	f		101	. 0
wf	f		110	. 0 .
VVV	٧		111	1

Ejemplo 5.3 Obtemer la función lógica de un circuito combinacional que compare la magnitud de dos números bianrios N y M de dos bits cada uno. El circuito de berá indicar de alguna forma cuando N es mayor o igual a N.

Del planteamiento del problema resulta que cada número binario llega al circuito tpor dos líneas, esto es, un bit por cada línea, así, el circuito tendrá en total quatro líneas de entrada.

Quando un número binario de N bits llega a un circuito usando N líneas (un bit por cada líneas) se dice que el núero binario llega en paralelo.

Para el circuito anterior se han asociado las variables lógicas  $N_0$ ,  $h_1^{(1)}$  y  $M_1$  a las líneas de entrada, por otro lado, los números binarios posibles de cos bits son :  $Q/\beta$ , g1,  $l\beta$  y l1,



Asociando la variable lógica  $N_0$  al bit menos significativo del número binario N y la variable lógica  $N_1$  al bit más significativo, se puede establecer la siguien te relación para N

Número binario N	N <sub>1</sub>	N
0 0 .	f	f
01	f	٧
10	ψſ	f
11	٧	٧

Asociando la variable légica  $M_0$  al bit menos significativo de M y  $M_1$  al bit más --significativo se establece analogamente la signiente relación:

Número Bianrio M	M <sub>1</sub>	Mo
: 0 0	f	f
0 1	f	Ý
1 0	· v	f
1 1	v	v

Con lo anterior ya se puede escribir la tabla de verdad para la función de salida.

:N1	N M <sub>I</sub>	M f (n <sub>1</sub>	n m m	n <sub>1</sub> n <sub>0</sub> m <sub>1</sub> m <sub>0</sub>	f (n <sub>1</sub> n <sub>0</sub> m <sub>1</sub> m <sub>0</sub>
ff	ff	٧		0000	1
ff	fv	f		0001	0
ff	vf	f		0010	. 0
ff	VV	f		0011	0
fv	ff	٧		0100	. 1
fv	fv	٧		0101	1
fv	″ vf	f		0110	. 0
fv	٧V	f	б	0111	0
vf	ff	٧		1000	1
٧f	,fv	¥	·	1001	1
vf	vf	٧		1010	1
٧f	**	f		1011	· O
VV	" ff	٧		1100	1
VV	fv			1101	1


γV	vf	γ	1110	1
٧V	٧٧	v <sup>*</sup>	1111	1

Para la tabla de verdad anterior se asignó el valor lógico verdadero a f  $(n_i, n_0, m_1, m_0)$  para indicar que N M, esto fué una asignación arbitraría ya que el planteamiento del problema no específica nada al respecto.

Muchas aplicaciones requieren del diseño de circuitos combinacionales de salida multiple, esto es, de circuitos con más de una línea de salida, lo anterior — ocurre por las necesidades de la aplicación particular.

Ejemplo 5.4 Diseñe logicamente un circuito combinacional que convierta un núm. binario de 4 bits al código Gray.

El planteamiento anterior propone la búsqueda de un circuito combinacional que reciba a la entrada un número binario de 4 bits y ofrezca en su salida el patrón binario correspondiente en código Gray. Así, el circuito tendrá 4 líneas de entrada para recibir el número binario y 4 líneas de salida para ofrecer el patrón binario en código Gray correspondiente.




Asociando las variables lógicas  $B_0$ ,  $B_1$ ,  $B_2$  y  $B_3$  a las líneas de entrada, donde Bo corresponde al bit menos significativo del número binario recibido y llamando — Go, Gl, G2 y G3 a las funciones lógicas de las líneas de salida del circuito, donde Go (b3,b2,b1,b0) corresponde al bit menos significativo del código Gray se pueden ya escribir las tablas de verdad para las funciones Go, Gl, G2, G3, si se realiza una última asociación entre los digitos binarios  $\beta$  y 1 y los valores lógicos  $\beta$  y 1 respectivamente.

b3 b2 b1 bo	g3 g2 g1 go
0000	0000
0001	0001
0010	0011
0011	0010
0100	0110
0101	0111
0110	0101
0111	0100
1000	1160
1001	1101
1010	1111
1011	1110
1100	1010
1101	1011
1110	1001
1111	1000

Para el circuito combinacional anterior existen 4 funciones booleanas de salida y las 4 deberán implementarse si se desea construir el circuito.

Ejemplo 5.5. Diseñar un circuito combinacional que realice al calculo de la -función  $f(x) = x^2 - x$  donde x es un número binario entero entre tal que -0 x 5.

Debe resultar obvio que el circuito combinacional calculará la función f(x) y ofrecerá el resultado en binario por sus líneas de salida. Como el número binario que recibe cae en el rango de 0 a 5, entonces, solo se requieren tres — líneas de entrada. Como el valor máximo que adquiere la función F(x) es 20, y se requieren 5 bits para representar esta cantidad en binario, entonces, el circuito combinactional tendrá 5 líneas de salida, una para cada bit.



Usando las variables y funciones lógicas de la figura anterior, donde 80, -- corresponde al bit menos significativo del número binario X y Fo corresponde al bit menos significativo de F9x) y asociando los dígitos binarios  $\beta$  y 1 con los valores lógicos  $\beta$  y 1 respectivamente, se pueden escribir las tablas de verdad para las funciones lógicas del circuito.

b2 b1 bo	f4	f3	f2	f1	fo	
000	0	0	0	0	0	f (x) = 0
001 ·	0	0	0	٠D	0	f (x) ∈ o
010	0	0	0	1	0	f (x) = 2
011	0	0	1	1	0	f (x) = 6
100	0	1	1	0	0	f(x) = 12
101	1	0	1	0	0	f (x) = 20
110	*	•	*	**	*	f (x) = no definida
111	*	*	*	*	•	f (x) = no definida.

En las tablas de verdad anterior aparecen "'s en los renglones donde x=6 y x=7. Lo anterior ocurre porque el circuito se daeñó pensando en el rango - 0 x 5. Se supone que x=6 y x=7 son casos que nunca ocurrirán ó que no importa el resultido que ofrezca el circuito para dichos casos.

#### EJEMPLO 5.13.

Un codificador óptico de posición (shaft-encoder) con 4 líneas de salida, indica la posición de su eje, en pasos de 30°, como se indica en la siguiente tabla, donde  $E_3$ ,  $E_2$ ,  $E_1$  y  $E_0$  son variables verificadas-bajas:


Posición	del eje	,	Sali	das	del	codit	icador
		1	E 3	E 2	E <sub>1</sub>	EG	
0 -	29°		0	0	1	1	
30°-	59°		0	0	1	0	
60°-	89°		0	1	1	0	
90°-	119°		0	1	1	1	•
120°-	149°		0	1	0	1	
159°-	179°		0	1	0	0	
130°-	209°		1	1	0	0	
210°-	239°		1	1	0	1	
240°-	269°		1	. 1	1	1	
270°-	299°		1	1	1	0	
300°-	329°		1	0	1	0	
330°-	359°		1	0	1	1	

Diseñe un circuito combinacional que indique en binario el número del cuadrante en que se encuentra (cuadrante cero:  $0.89^{\circ}$ , cuadrante uno:  $90^{\circ}$  a  $179^{\circ}$ , etc.). Las líneas de salida de este circuito  $(b_1,b_0)$  deben ser verificadas r bajas. Utilice compuertas de la familia  $16g\underline{i}$  ca CMOS 74 HC.

Primeramente se encuentra la función lógica de las líneas de salida.

	E3 .	E <sub>2</sub>	1 E	,	<sup>b</sup> 1	<sub>p</sub> 0	<u>.</u>
	0	0	0 (	,	•	*	•
	0	0	0 , 1		•		
,	0	0	1 (		0	٥	
	0	0	1 1		0	0	
	0	1	0 (	)	0	1	
	0	1	0 1	.	0	1	
	0	1	1, 0		0	0	
•	0	1	1 1		0	1	
	1	0	0 (		* ,	*	•
	1	0	0 1		*	•	
	1 1	0	1 1		1	1	
	1	0	0 0		1	0	
	1	1	0 1		1	٥	
	1	1	1 (		1	ī	
	1	1			1	0	
						_	وع سند-
	•	*	0	. 1	*		
-		*	0	1	*	$\left  \cdot \right $	Éo .
_		0	0	1	1	]]	
٤,	l	0	0	$J_{j}$	1		
	-	b <sub>1</sub> (1	3.52		) -	3	· . £2
		<del>                                     </del>			*	1	£3
		*	1	0	~	1	
		*	1	0	*		٤.
	1	0	1	0	i		L**
٤١	1	0	0	1	1		c
		<u>'</u>	<del>-</del>	<u> </u>		4 	٤ء - ا
	D <sub>O</sub> (	12.E	2, £ 1 £ (	٠,٠ -	£3£1	* t 3 t ;	2+E3E2E0+E3E1E

## $b_0(E_3, E_2, E_1, E_0) = E_3(E_1 + E_2E_0) + E_3(E_2 + E_1E_0)$



Esta realización requiere 35 puntos de soldadura y 3 circuitos integrados (CMOS: 7/4 de 74HCO2 y 2/6 de 74HCO4).

## VI. CIRCUITOS COMBINACIONALES (IMPLEMENTACION MSI y LSI).

En el ejemplo 5.13 hemos visto el diseño de un circuito combinacional y su implementación con tecnología SSI. Ahora continuaremos con el mismo problema pero lo implementaremos con tecnología MSI(¥.2). Dentro de esta tecnología tenemos diferentes tipos de circuitos combinacionales que se les conocen con diferentes nombres los cuales damos a continuación:

Selectores de Datos/Multiplexores Decodificadores/Demultiplexores Sumadores/Circuitos Aritméticos Convertidores de Códiço Comparadores, etc.

### VI.1 Multiplexor: Es un circuito tombinacional.






Fig. VI.1 Multiplexor mecánico.

Así de la definición y la figura se observa que un multiplexor tiene "n" entradas y una salida.



Diseñemos un multiplexor de dos entradas y una salida con compuertas  $\bullet$   $\pm \bigvee$ 




- A variable de entrada
- B variable de entrada
- S variable de control

A y B entradas, S variable de control. Si sube el conmutador la variable S será verdadera, si el conmutador baja será falsa, así:

· s		A	В	F	Minimizando la función
	)	0	0	0	
C	)	0	1	1	B 00 01 11 10
C	)	1	0	0	
O	)	1	1	1	
1	l	0	0	o	1(1 1)(1/10)
1		0	1	0	·
1		1	0	1	F(S,A,B) = En (1,3,6,7)
1		1	1	1	minimizada F(S,A,B) = S A + 3 B

#### implementándola



Multiplexor de 2 a 1.

Así podremos modelar un multiplexor como se muestra en la Fig. VI.2.




Fig. VI.2 Modelo de un multiplexor de n entradas y una salida.

La ecuación booleana de un multiplexor es:

SALIDA = 
$$m_0(IP_0) + m_1(IP_1) = m_2(IP_1) + ... + m_j(IP_j)$$

+ ... + 
$$m_2 n^{-1} (1 P_2 n^{-1})$$

mi = mintermino generado por las entradas selectoras (Se,S.,....Sr.)
Veamos el empleo de un mutiliplexor para implementar el problema del ejemplo 5.13.

De la ecuación booleana de salida del multiplexor podemos observar que los mintérminos  $\mathbf{m}_1$  son generados por las variables de control  $\mathbf{S}_0, \mathbf{S}_1, \dots \mathbf{S}_{n-1}$  entonces de la Tabla de verdad podemos concluir que estos mintérminos son las entradas de la Tabla de verdad y la sulida del circuito combinacional valdrá uno o cero por tanto

				-465	-	<b>.</b>	
		ntra	do		Eal	طم	
	٤٤	٤۽	٤,	٤.	bi	100	_
o	0	0	ن	0	×	×	
1	0	0	0	1			•
2	0	0	1	0	0	0	
3	Ö	ō	1	1	0	0	_
2 3 4 7 5	0	- (	0	0	0	1	
5	0	1	0	l	0	1_	_
- ي	0	1	1	0	0	0	
7	0	1	t	1	00	1	_
8	- {	D	0	0	, ×	×	
9	1	ō	0	- t	×	X_	
(O	$\overline{}$	0	1	5	1	- 1	
Ц	ţ	Ó	1	1	1	1	_
12	-{	1	0	0	1	0	_
13	- {	1	0	1	1	0	
14	T	1	1	0	1	ı	_
15	1	<b>{</b>	1	1	li	0	
		Tabl	a đe	verda	d del	ejemplo	5.13.

si nuestro circuito combinacional tiene des salidas y caca multiplexor tiene una salida para este circuito combinacional se necesitarán dos multiplexores, si te nemos 16 mintérminos requeriremos multiplexores con cuatro líneas de control para poder generar 16 mintérminos.

De acuerdo a las ecuaciones booleanas del circuito com binacional

$$b_1 = E_3$$
,  $b_0 = \tilde{E}_3\tilde{E}_1 + E_3\tilde{E}_2 + \tilde{E}_3E_2E_0 + E_3E_1\tilde{E}_0$ 

$$E_1 \qquad b_0$$

$$E_1 \qquad b_1$$

$$E_2 \qquad b_1$$

$$E_3 \qquad b_2$$

$$E_4 \qquad b_3$$

para la salida  $b_1$  no requerimos ningún dispositivo ya que la salida es igual a la entrada  $E_3$  para la salida  $b_0$  se muestra la implementación.

Comparando esta solución con la implementada con componentes vemos que únicamente requeriremos un circuito integrado MSI comparado cuntra tres circuitos inte grados SSI. Veamos otra solución empleando un multiplexor más pequeño, esto lo haremos usando la idea em pleada en la minimización de funciones con mapas de Karnaugh cuando se introducen variables dentro de éstos.

Veamos nuevamente la tabla de verdad y su mapa de ---Karnaugh asociado.

E, E2 E, E0	_ b. b.
0000	XX
0001	Х×
0010	5 6
0011	0 0
0 0 0	0
0101	0 1
01/07	00
0111	0 (
000	××
1001	_× ×
10101	7-7-
1011	
1 0 0 1	10
101	1 0
1 1 1 0	<u> </u>
	10

Nuevamente implementaremos únicamente la salida b<sub>0</sub> ya que para b<sub>1</sub> no se requiere ningún dispositivo.

E, E	36.	01		_10		
် ဝ	×	1	0	×		
1	0	٤٥	Ēs	1		
Mapa para 50						

la 1 (J) .





Fig. VI.6.Representación simplificada del RØM.

Aunque ya hemos visto cómo se implementa un RØM en la realidad lo que se hace es adquirirlos y uno los programa ó los manda uno programar a la fábrica que los hace.

En esta forma la implementación con RØM es muy sencilla puesto que lo único que hay que hacer en el diseño combinacional es la tabla de verdad, tomando a las variables de entrada como direcciones y a las salidas como contenido. Así en la Fig. VI.7 se muestra la implementación del ejemplo 5.13 con un RØM.


γ,	carencación del	elembio 2.13 cou nu khu.
I = = = = = = = = = = = = = = = = = = =	Consulpo .	
Es Es Es Es	Ealides -	900 L
	b, bo	0012
5 0000	l & &	0102
- 0010	0.0	0101
<del></del>	3 9	0110
000	<u>ā</u>	1000
? 5110	00 0	1010
1000	3 3	1011
<u> </u>	<del></del>	1101
1019	_1_1_	11.0
- 1100	00	114-1-1-1
<del></del>		
4 1110		
<del></del>		
	i	b <sub>1</sub> b <sub>0</sub>
•	,	

Fig. VI.7 Implementación RØm de ejemplo 5,13.



## FLIP/FLOPS

## 1) R.S.



. <b>S</b>	R	Q <sup>n</sup>	Q <sup>n+1</sup>
0	0	0	$Q^{\mathbf{n}}$ 0
. 0	0	1	Q <sup>n</sup> 1
0	1	0	o <sup>n</sup> o
0	1	1	Q <sup>n</sup> o
1	0	.0 .	<sub>i</sub> Q <sup>n</sup> 1
1	0	1	Q <sup>n</sup> 1
1	• 1	0	$Q^{\mathbf{n}}$ 0
, 1	,1	1	$Q_{\mathbf{n}}$


pero  $\bar{\mathbb{Q}}^{n+1} = 0$  } No permitidas.

Aún cuando no estan permitidas, ambas condiciones son perfectamente válidas.


Problema: Si de R = S = 1 pasamos a R = S = 0 con R = S = 1,  $Q = \bar{Q} = 0$ 

al poner R = S = 0 y teniendo  $Q = \bar{Q}$  o, todas las entradas a las compuertas son 0 y las salidas tenderán a 1 simultáneamente, no se puede predecir (téoricamente) cuál quedará en 1.

Si en vez de NOR se emplean NAND'S se invierte el problema.



# 2) .- S-R con reloj.



Sólo se producirá su cambio cuando el reloj este alto


R	S	$Q^{n-1}$
. 0	0	$Q^{\mathbf{n}}$
0	1	1
<b>1</b>	0	0
1	1.	No permitido
		•

Cuando baja el reloj, las entradas a las NOR son 0 y hay carrera.

# 3 ) .- J.K.

	J	K	Q <sup>n</sup>	Q <sup>n+1</sup>	J	K	Q <sup>n+1</sup>
) ) ( ) ( ) ( )	0 0 0 0 1 1 1	0 0 1 1 0 0	0 1 0 1 0 1 0	0, 1 0 0 1 1 1	0 0 1 1	0 1 0 1	$\frac{Q^n}{0}$ $\frac{1}{Q^n}$


$$Q^{n+1} = J^n \overline{Q}^{n} + \overline{K}^n Q^n$$




$Q^{\mathbf{n}}$	$D^{\mathbf{n}}$	$Q^{n+1}$
0	0	0
0	1	1
1	0	0 .
1	1	1

5) .- 
$$T$$

$$Q^{n+1} = T^n \overline{Q}^n + \overline{T}^n Q_n$$





## MAQUINAS SECUENCIALES MODO RELOJ

## INTRODUCCION:

¿Qué es un circuito secuencial?. Este es a groso modo una máquina\* la cual procede ya sea mecánica y/o eléctricamente sobre un conjunto de estados físicos distinguibles, y el orden en que procede sobre éstos depende de alguna secuencia de los estados de entrada. Usualmente el funcionamien to interno de tal máquina está restringido para que sea estrictamente determinístico, esto es, dado un estado externo Q (Q = 1, 2,...,M), un estado interno X(X = 1,2,...,N), para algún tiempo t, existe una y sólo una posibilidad de transición y que es algún nuevo estado K. Es conveniente para propósitos presentes asumir que un tiempo de transición (llamado reloj) está siempre bien definido.

En la vida real podemos encontrar muchos ejemplos de sistemas secuenciales; los cuales podemos resolver por medio de máquinas secuenciales, uno de estos sería un circuito de conmutación, tal como la unidad de control de una computadora en donde señales discretas son recibidas e interpreta das dando lugar a salidas de acuerdo a la secuencia en la cual las señales de entrada han sido recibidas. Estos sistemas lógicos podemos decir que son de estado finito dado que podemos conocer todas los estados involucrados en el sistema, por ejemplo los mecanismos de un elevador; el mecanismo no recuerda todas las solicitudes previas de servicio sino que solamente el piso corriente actual, la dirección del movimiento (arriba o abajo) y la colección de soli

<sup>\*</sup> Una máquina no necesita ser un ente físico tal como una computadora ó computadora como máquina; cualquier sistema discreto en el tiempo, físico o abstracto, tanto como éste pueda ser descrito por el modelo matemático definido anterior-mente es una máquina secuencial.

citudes no satisfechas. Si analizamos los ejemplos anteriores, los sistemas sumarizan la información concerniente a entradas pasadas que son necesitadas para determinar
el funcionamiento del sistema sobre subsecuentes entradas.
Como podemos observar, estos sistemas nos permiten detectar
secuencias de eventos lo cual es muy importante cuando se
diseñan procesos o ejecutan analisis.

Así quizá la razón más importante para el estudio de sistemas secuenciales de estado finito es la naturaleza del concepto como se indica del hecho de que surge en muchos y diversos lugares. Esto es una indicación de que tenemos capturada la noción de una clase fundamental de sistemas, una clase que es rica en estructura y aplicación potencial.

Ahora bien, para darle un caracter más formal a los sistemas lógicos secuenciales, el funcionamiento operacional de estos que generalmente es descrito de una forma verbal, lo haremos por medio de un modelo matemático llamado máquina\* secuencial de estado finito o máquina de estado finito (MEF) este modelo lo podemos representar en forma de una tabla o diagrama, pero también el modelo de máquina de estado se puede representar por dos conjuntos de funciones de conmutación, una es llamada la función de estado siguiente y la otra, función de salida. Dos modelos básicos de autómatas deterministicos de estado finito (autómata o máquina serán sinónimos para nosotros) serán definidos.

MODELOS BASICOS

Definición 1.

Una máquina secuencial deterministica o máquina de Mealy es un sistema que puede ser caracterizado por una 5-tupla  $M = (C,Q,I,\delta,\lambda)$  con las siguientes especificaciones:

- 1. C es el conjunto finito <u>no vacío</u> de símbolos de entrada  $c_1, c_2, \ldots c_i$  a los cuales llamaremos calificadores.
- Q es el conjunto finito no vacío de estados internos q<sub>1</sub>,q<sub>2</sub>,...q<sub>n</sub>.
- 3. I es el conjunto finito no vacío de símbolos de salida  $I_1, I_2, \dots I_w$ .
- 4. Ses la función de estado siguiente el cual mapea  $Q \times C \xrightarrow{f} Q$
- 5.  $\lambda$  es la función de salida la cual mapea


Definición 2.

Una máquina secuencial deterministica se dice que es una máquina de Moore si su función de salida es función únicamente del estado, esto es:

$$\lambda: Q \longrightarrow I$$

Funcionamiento y diferencia de los circuitos secuenciales. Estos modelos pueden aplicarse a problemas tradicionales de control tanto como a muchos otros problemas secuenciales como lo es en programas comúnmente usados, tales como, editores de texto y analizadores léxicos que son usados en la mayoría de compiladores. Como este trabajo trata acerca de circuitos se cuenciales modo reloj, el modelo visto anteriormente lo emplea remos para el diseño de estos circuitos.

Desde el punto de vista de construcción física de los circuitos secuenciales, pueden dividirse dentro de dos clases; circuitos secuenciales con reloj (sincronos) y circuitos secuenciales sin reloj (asíncronos) para ambos tipos de circuitos el modelo de máquina de estado es válido, así en la Fig. 1 podemos observar la representación con diagramas de bloque de una máquina secuencial de acuerdo a los modelos de Mealy y Moore.



Máquina de Mealy

Máquina de Moore

Fig. 1 Representación de los modelos de Mealy y Moore con diagramas de bloque.

En esta figura observamos tres elementos: la función de estado siguiente, el estado y la función de salida.

A las entradas y a las salidas de este modelo los llamaremos calificadores e instrucciones respectivamente.

El estado de una máquina es la propiedad de esa máquina la cual relaciona las entradas a las salidas de tal forma que el conocimiento de la entrada en función del tiempo (f) para t≥ t₀ y el estado para t = t₀ completamente determina la sa lida para todo t>t₀. En términos de máquina de estado, esto significa que la máquina deberá tener memoria para obtener la información suficiente para determinar la salida y el estado siguiente si las entradas presentes son conocidas. En las má quinas secuenciales modo reloj la memoria está constituida por circuitos biestables llamados flip-flops. Un diferente estado está definido para cada combinación de bits almacenados, lo cual significa que hay 2<sup>n</sup> posibles estados por cada n flip-flops

Como un flip-flop puede almacenar un uno(1) o un cero (0) entonces diremos que un flip-flop almacena una variable discreta a la cual llamaremos "variable de estado". A ca da variable le daremos un nombre tal como A,B,C1, al grupo de variables que nos forman el estado las pondremos juntas con la operación concatenación entre cada variable de estado, así si A,B,C son las variables de estado, entonces el Estado = CBA será una forma de declarar el estado. Si A=1, B=1, C=0 el estado en particular puede ser representado por el código 011.

Cada estado de la máquina tiene un estado que le sigue determinado por la Función de Estado siguiente. El Tiempo de Estado (el tiempo que dura un estado en la memoria) está determinado por una entrada periódica llamada reloj, és te no contiene ninguna información en el sentido que no de termine cual cambio de estado ocurrirá cuando; simplemente sincroniza los cambios de estados. Este reloj actúa directamente sobre los flip-flops. Al final de cada tiempo de estado, el estado siguiente se convierte en estado presente. La función de estado siguiente , depende del estado presente Q y de las entradas o calificadores C. Si el tiempo básico de estado está representado por T y K es un entero, entonces Q(KT) representa el estado para el tiempo, discreto KT. Usando esta terminología, la función de estado siguiente, δ, puede ser definida como sigue:

$$Q((K+1)T) = \delta[Q(KT), C(KT)]$$

La función de salida genera un conjunto de salidas o instrucciones I, del estado y de la información de entrada para cada estado, la función de salida  $\lambda$ , puede ser definida como sigue

$$I(KT) = \lambda [Q(KT), Q(KT)]$$

La operación de una máquina de estado finito es cíclica, alcanzando condiciones de estado estable durante cada tiempo, KT. El estado, y consecuentemente el estado siguiente y las salidas son definidas únicamente durante el período estable del tiempo de estado.

La figura 2 muestra la división del tiempo de estado que consta de un período de transición seguido por un período estable. El período de transición está determinado por los retardos del circuito. La longitud del período estable es la diferencia entre el tiempo de estado y el tiempo de transición, esta longitud de tiempo deberá ser mayor de cero para que la máquina de estado pueda ser definida. Por lo tanto el tiempo de estado deberá ser mayor que el tiempo de transición. La operación de la máquina de estado puede ser visualizada como una serie de pasos en los que en cada tiem po de estado podemos obtener salidas.




Figura 2. Tiempo de estado.

En las máquinas secuenciales as încronas no existe el reloj por tanto el tiempo de estado está determinado de una forma diferente, también el almacenaje de información se realiza de diferente manera a las máquinas modo reloj, esto es, las máquinas secuenciales as încronas no tienen flip-flops como memoria, para una mayor discusión de estas máquinas refiérase a la bibliografía dada al final de este trabajo.

MAQUINAS SECUENCIALES MODO RELOJ.

Anteriormente hemos visto que una máquina modo reloj es - aquella que se apega al modelo de Mealy o de Moore y cu-- ya memoria está constituida por unos dispositivos llama-- dos Flip-Flops, los relojes de estos Flip-Flops deberán - estar todos unidos, porque éste es el punto por donde entra la señal periodica llamada Reloj. Existen otras máquinas secuenciales que se apegan a los modelos de Mealy y - Moore y su memoria también está constituida por Flip----- Flops, pero la diferencia de éstas máquinas con las primeras es que la señal periódica llamada reloj, no entra directamente a los relojes de los Flip-Flops, sino que lo hace indirectamente através de compuertas, a éstas máquinas se les denomina Modo Pulso.

Acontinuación veremos cual es el proceso que se sigue enel diseño de máquinas secuenciales modo reloj (éste proce so con algunas variantes se puede aplicar a las máquinas-Modo-Pulso y Modo Nivel (asíncronas)).

Ahora veremos el proceso de diseño de una máquina modo re reloj para ésto usaremos las técnicas modernas de diseñode éstas máquinas, durante el proceso de diseño haremos comentarios de éstas técnicas comparadas con las técnicas tradicionales y que no veremos en éste trabajo debido a la brevedad de éste y a que se encuentran en la mayoría de los libros referentes a este tema.

Para diseñar una máquina deberemos de partir de las especificaciones verbales de ésta, pero para evitar confuciones de palabras recurriremos a ciertas ayudas como son -los diagramas ASM, veamos que son éstos diagramas y como-nos pueden auxiliar en nuestros diseños.

## EL DIAGRAMA ASM COMO DESCRIPCION DE LOGICA.

Aquí describimos los símbolos básicos usados en la formación de un diagrama ASM (Algoritmo de Máquina de Estado). El diagrama ASM es una descripción grafica de la función lida y la función de estado siguiente de una máquina de estado. Los símbolos usados son caja de Estado, caja de Dec<u>i</u>sión, caja de salida condicional y bloque ASM.

EL DIAGRAMA ASM.

El diagrama ASM tiene tres elementos básicos: el estado, el calificador y la salida condicional. Un único estado es in dicado por una caja de estado la cual contiene una lista de las salidas para dicho estado, Fig. 3.



Fig. 3. Caja de estado para un estado único. El estado tiene un nombre, letra o número, enmarcado dentro de un circulo en el lado izquierdo de la caja. El código del estado es puesto en el borde superior de la caja. La lista de salida consiste de mnemónicos seleccionados de un conjunto definido de operaciones. La caja de decisión describe las entradas para el estado de la máquina. La estructura de una caja de decisión está dada en la Fig. 4.





Fig. 4
Caja de decisión para un calificador.

Cada caja de decisión tiene dos trayectorias de salida. Una trayectoria es tomada cuando la condición dentro de la caja es verdadera y la otra cuando la condición es falsa. Las en

tradas son llamadas calificadores en el sentido que ellas califican una salida o una transición. Aquí deberemos apun tar que las trayectorias de salida de ninguna forma describen dependencia con el tiempo. Ellas sólo representan relaciones lógicas. La caja de estado es el único elemento que representa al tiempo.

La caja de salida condicional describe otras salidas, las cuales son dependientes de una o más entradas en adición al estado de la máquina. La estructura de una caja de salida condicional está dada en la figura 5.



Pig, 5 Caja de salida condicional,

Un bloque ASM es una estructura que consiste de una caja de estado y una red de cajas de decisión y cajas de salida condicional.

Un bloque ASM tiene una entrada y cualquier número de trayec torias de salida representada por la estructura de la caja de decisión como se muestra en la Fig. 6.




Fig. 6. El bloque ASM. Cada ASM describe la operación de la máquina de estado durante un tiempo de estado.

 $\mathcal{C}_{\mathcal{I}}$ 

Las figuras 11 y 12 nos representan posibles trayectorias de liga y equivalencia de bloques ASM.




Fig. 12. Dos descripciones equivalentes de un bloque ASM.

# DISERO DE MAQUINAS DE ESTADO \*

Podemos considerar que el diseño de máquina de estado se puede definir en tres etapas: Definición, Descripción y Síntesis.

La primera etapa que es la Definición es la etapa que tiene que ver con el diseño del sistema; esto es generalmente

<sup>\*</sup> Con esto nos referimos al diseño digital de máquinas de estado, puesto que nosotros podemos diseñar una máquina de estado desde el punto de vista puramente lógico (esto es, etapa de definición y descripción) sin tener que pasar a la eta pa de sintesis, así esto nos llevaría a un diseño puramente de papel. (Aquí lo enfocaremos hasta la etapa de sintesis).

el tipo de arquitectura, diagrama de bloques, identificación de las terminales de entrada y salida, el algoritmo que describe el funcionamiento de la máquina, identificación del tipo de máquina (síncrona o asíncrona) y diagramas de tiempo. La etapa correspondiente a la etapa de des cripción se refiere a los detalles de las operaciones lógi cas que realiza la máquina de estado, esto es; su diseño lógico, aquí podemos incluir los diagramas ASM (algoritmo de máquina de estado), las ecuaciones lógicas, mapas de Karnaugh o cualquier otro método de minimización de funcio nes booleanas. Y finalmente a la etapa de sintesis le corresponde el diseño del Hardware, esto es la circuitería que ejecuta la Descripción, aquí podemos incluir los dife rentes tipos de tecnologías como son SSI(Integración de pequeña escala), MSI (Integración de mediana escala) y LSI (Integración de gran escala), así como sus configuraciones empleadas.

Pues bien, para ver el proceso de diseño lo haremos median te un ejemplo. Este ejemplo lo resolveremos en 7 pasos, aunque para el diseñador experimentado este número de pasos se puede abreviar, pero como aqui estamos aprendiendo lo desglozaremos enteramente el problema en tales pasos. (Cada paso será comentado).


EJEMPLO 1: Se desea diseñar un circuito que reduzca la fre cuencia de los pulsos que se encuentran en su entrada, esto lo controlaremos mediante una señal S, así cuando la señal S se encuentre ausente, en la terminal de salida del circuito aparecerá un pulso por cada cuatro pulsos de entrada y cuando la señal S se encuentre presente aparecerá un pulso por cada tres pulsos de entrada.

Solución: Los tres primeros pasos corresponden a la etapa de definición.

PASO 1: Este primer paso es en el cual se reciben las especificaciones del problema. (En este caso el enunciado ya dado o algún circuito que deseamos diseñar).

PASO 2: Quizá este paso sea el más importante de todo el diseño pues aquí debemos pasar un buen tiempo estudiando las especificaciones del problema para obtener el suficien te conocimiento del funcionamiento real del circuito (esto es, entender perfectamente qué es lo que nos están pidiendo o qué es lo que nosotros queremos diseñar). Así para este problema primeramente podemos observar que ya sea que la se ñal de control se encuentre ausente o presente, el funciona miento será cíclico, esto nos lleva a que debemos diseñar una máquina secuencial, si consideramos que los pulsos de entrada al circuito son repetitivos (y son los que vamos a dividir) lo podremos considerar como el reloj de la máquina, así ésto nos lleva al diseño de una máquina modo reloj.

PASO 3: Aquí hacemos el diagrama de bloques de nuestro circuito, así como la identificación de las entradas y salidas de esto, al mismo tiempo generamos un diagrama de flujo que muestre el funcionamiento de la máquina y aún más para que quede completamente descrita ésta (perfectamente entendible) la acompañaremos de un diagrama de tiempos.






Fig. 14. Digrama de Tiempos

Definición de las entradas: S.H es la señal de entrada que controla la generación de los pulsos de salida, le hemos asignado un elemento de polarización, así cuando el voltaje sea alto S=1.

TPCLCK.H es el tren de pulsos al cual le vamos a reducir su frecuencia, y también puede pensarse como el reloj el cual hace que la máquina funcione cíclicamente con cada borde de subida de éste, igualmente le hemos asignado un elemento de polarización.

Definición de las salidas: PUL.H está definida como la salida de este circuito, la cual es generada después de haber entrado tres o cuatro pulsos a la máquina y haber verificado el valor de S. El diagrama de tiempo muestra esto claramente.

PASO 4: Diseño del diagrama ASM Como habíamos visto anteriormente, el diagrama ASM es una herramien
ta importante en el diseño digital. Generar el diagrama
ASM óptimo no es una tarea fácil cuando no se tiene experiencia. Dado que el diagrama ASM es una descripción de

la máquina secuencial, podemos empezar a generar nuestro diagrama ASM apoyándonos en el diagrama de flujo que hic<u>i</u> mos en el paso número 3. Fig. 13a.





Fig. 15. Diagramas ASM del circuito reductor de








Fig. 17

Este diagrama de flujo fué generado igual que cualquier diagrama de flujo usado para programar una computadora. Un "diamante de decisión" es dibujado cuando requerimos preguntar por una entrada o estado.

Cuando una salida debe ser generada un rectángulo de activación es dibujado.

El diagrama de flujo es similar a un diagrama ASM, pero existe una diferencia importante; los estados son tratados como entradas en lugar de nodos de conmutación (caja de estado). Así el diagrama de flujo deberá ser redibuja do con 3 estados iniciales debido a la interrogación inicial, así cada espera será equivalente a un estado, des-pués si el calificador S es cero nos lleva a generar un cuarto estado, si el calificador S es uno podemos generar

una salida para el mismo estado (salida condicionada). Finalmente en el cuarto estado podemos generar una salida dependiendo del valor del calificador S, e inicia mos nuevamente el ciclo, Fig. 15. En este problema únicamente aparece un calificador pero si hubieran existido más, el diagrama lo hubiéramos generado de la misma forma y para transitar de un estado a otro únicamente nos habriamos preguntado por los calificadores involucra dos en el cambio de estado y no por todos, lo cual es una forma de hacerlo en el diseño tradicional.

PASO 5: Asignación de estados. Si observamos el diagra ma ASM de la figura 15 notaremos que los estados tienen un nombre para poder indentificarlos pero aún no se les ha asignado un código binario.

Anteriormente a las técnicas modernas, la asignación de estados (asignarle un código binario) era muy problemática, ya que al asignar un código binario a cada uno de los estados; éstos estados con sus códigos determinaban la complejidad del decodificador de entra y el decodificador de salida, ya que estos se realizaban a base de com puertas y se trataba de obtener el menor número de éstas, actualmente este problema está solucionado, ya que en la realización de los decodificadores de entrada y salida se pueden emplear otros dispositivos, tales como: multiplexo res, decodificadores, memorias de lectura Unicamente, etc. Con los cuales no es necesario minimizar las funciones de estado siguiente y de salida. Por otro lado la asignación de estados también es importante en el caso de que los calificadores\* no sean sincronos, porque nos puede llevar a un mal funcionamiento de la maquina, aunque este problema también se puede salvar si sincronizamos los calificadores que sean asincronos. Asi ya no siendo tan critica la asig nación de estados seguiremos la siguiente regla para la

definiremos a un calificador síncrono como aquel que cambia una vez que ha cambiado la señal de reloj.

asignación de estados en el caso de diseñarlo la máquina con compuertas y tener calificadores asincronos.

Si un estado genera varios estados; esos varios estados deberán ser adyacentes, Fig.16.

Si varios estados generan un estado esos varios deberán ser adyacentes. Fig. 17.

Procedamos a asignar estados bajo las reglas anteriores, dado que tenemos cuatro estados requeriremos dos variables de estado para asignar códigos a cada estado, Fig. 18.




Fig. 18. Diagrama ASM del circuito reductor de frecuencias con su asignación de esta dos.


Notese que la asignación da un código único por estado, no deben existir estados con el mismo código.

PASO 6. Determinación de la función de estado siguiente y de la función de salida. Este paso en el diseño tradicional se acompaña de una tabla de estado presente-estado siguiente, la cual no es más que una tabulación de la información que nos proporciona el diagrama ASM. Esta tabla no es muy práctica, sobre todo cuando el número de calificadores es mayor de dos. Así para determinar las funciones

de estado presente y de salida, lo haremos en base a mapas de Karnaugh, éstos los llamaremos de acuerdo a la información que nos presenta el diagrama ASM con sus códigos asignados y el tipo de flip-flop que seleccionemos como memoria.

Para este problema seleccionaremos Flip-Flops tipo D ya que nos facilita mucho la solución del problema ya que un flip-flop D almacena lo mismo que ve en su entrada y después lo cambiaremos por Flip-Flops tipo J-K.

Los mapas de Karnaugh los llenaremos de acuerdo a la información que nos presenta el diagrama ASM.



Estas ecuaciones corresponden a la etapa de descripción y aquí es donde temina esta etapa o sea que aquí tenemos ya diseñado nuestro circuito secuencial.

PASO 7: Realización física de la máquina secuencial. En este último paso se hace el diagrama eléctrico y la realización física de la máquina secuencial. Aquí haremos el diagrama eléctrico de esta máquina a base de compuertas y flip-flops tipo D, Fig. 19, pero presenta remos los esquemas si es que la máquina se quisiera implementar con otros dispositivos como ya se mencionó anteriormente.




Fig. 19. Circuito eléctrico de la máquina secuencial reductora de frecuencia.




Fig. 20. Configuración general usando decodificadores.




Fig. 21. Configuración usando multiplexores con direccionamiento directo.




Fig. 22. Configuración usando multiplexores con direccionamiento indirecto.





Fig. 23. Configuración usando RØM o PLA.

Una forma alterna de describir el funcionamiento de una máquina secuencial es por medio del uso de diagramas de estado.




Así el diagrama de estado del circuito reductor de frecuencia sería




## CUANTIZACION Y CODIFICACION

El convertidor analógico-digital es un dispositivo electrónico que rea liza una transformación de cualquier señal eléctrica analógica a un patrón binario susceptible de ser manejado por una computadora. Este dispositivo es muy útil en todas aquellas aplicaciones donde una computadora tenga que almacenar información de naturaleza analógica, como puede ser la salida de un sensor de temperatura o presión. Una señal analógica puede adquirir cual quier valor dentro de un rango dado. Una señal digital solo puede adquirir un número finito y fijo de valores dentro del rango. Así, para lograr la conversión de una señal contínua en una señal digital, primeramente se divi de el rango de la señal contínua entre varios valores discretos. A la dife rencia entre dos valores discretos contiguos cualesquiera de la señal se le denomina "cuanto". Si el valor del "cuanto" en todo el rango de la señal es constante, al proceso anterior se le denomina "cuantización uniforme o lineal". En la mayoría de los casos la cuantización lineal resulta adecuada, sin embar go, existen algunos casos especiales como la medición de volúmen de un fluido en un tanque de geometría irregular donde una cuantización no lineal puede re sultar ventajosa.

Cuantización es el nombre del proceso que asigna o fija un número discreto de valores para una señal contínua, Codificación es el nombre del proceso que asigna un patrón binario a cada uno de los valores discretos, completando así el proceso de conversión de una señal analógica en una señal digital. El código binario puro o sistema binario de numeración es el código mas empleado en el proceso de codificación, sin embargo, existen aplicaciones particulares que requieren los códigos Gray o BCD.






señal eléctrica c	ontinua
-------------------	---------

Cuantización

señal cuantizada

	señal anal o volts	ógica	patrón binario 000
	125 mv		001
•	250 mv		011
Codificación	375 my	. , f	010
Courricación	· 500 mv		110
•	625 mv	ر به در	111
	750 mv		101


Cuantización no uniforme



El convertidor digital-analógico realiza el proceso inverso al convertidor analógico-digital. Un convertidor digital-analógico produce como salida una corriente o un voltaje proporcional a un patrón binario de entrada. Se discu tirán primero los convertidores digital-analógico por ser más simples y porque algunos convertidores analógico-digital emplean convertidores digital-analógico como parte de su circuito.

### CONVERTIDORES DIGITAL-ANALOGICO

RESISTIVO: es el convertidor digital analógico más simple y consiste de resistencias de valores precisos proporcionales siguiendo potencias de 2 y un amplificador operacional de muy alta ganancia (mayor de 100 000) baja impedancia de salida y alta impedancia de entrada.




Considerando el interruptor  $b_o$  cerrado, ocurre que por efecto de la tierra virtual que aparece a la entrada negativa del amplificador operacional, una corriente  $I = \frac{V_{CC}}{R}$  circula pasando por R y R<sub>f</sub> y generando en la salida un voltaje  $V_o = R_f x I = R_f x V_{CC}/R = V_{CC}/10$ . Si consideramos ahora el interruptor  $b_1$  cerrado la corriente que circula por la resistencia R/2 será igual a  $2V_{CC}/10$ , el interruptor  $b_2$  cerrado contribuye con  $4V_{CC}/10$  y el interruptor  $b_3$  cerrado contribuye con  $8V_{CC}/10$ .

Los valores de las resistencias del circuito producen corrientes que tienen los mismos pesos que los digitos del sistema binario de numeración. Si mas de un interruptor se cierra, las corrientes de los interruptores se suman en el punto de tierra virtual y circulan por  $R_{\rm F}$ . Así, el voltaje a




la salida del circuito sera proporcional a la palabra digital programada en los interruptores  $b_3$ ,  $b_2$ ,  $b_1$  y  $b_0$ . El circuito anterior se puede construir facilmente en el laboratorio y en lugar de los interruptores se pueden conectar las salidas de un contador binario TTL de 4 bits. La forma de la señal de salida resultante semeja una escalera de 15 escalones. La amplitud de los escalones está dada directamente por  $V_{\rm cc}/10$ , considerando  $R_{\rm f}$  = R/10. La amplitud de los escalones se puede modificar, variando el valor de  $R_{\rm f}$ ; si R<sub>f</sub> se hace demasiado grande se puede saturar al amplificador operacional. La desventaja principal del convertidor anterior radica en el rango muy amplio de resistencias que se necesitan para un convertidor de un número grande de bits.

ESCALERA R/2R: este convertidor opera básicamente igual al convertidor denominado "resistivo", pero evita el rango amplio de valores de resistencias empleando solamente 2 valores.




Considerando el interruptor  $b_3$  conectado a  $V_{cc}$ , en tanto que los interruptores  $b_2$ ,  $b_1$  y  $b_0$  conectados a tierra resulta el siguiente circuito equivalente:



el último circuito resulta de la eliminación de Req ya que por la "tierra virtual" a la entrada del amplificador los extremos de Req quedan conectados casi al mismo potencial y la corriente a través de ella es despreciable. De aquí resulta el valor de la corriente  $I = V_{cc}/2R$  y  $V_o = -V_{cc}$ .

Para encontrar la contribución al voltaje de salida para el interruptor  $b_2$  se sigue un procedimiento análogo. Considerando el interruptor  $b_2$  conectado a +V<sub>CC</sub> y los interruptores  $b_3$ ,  $b_1$  y  $b_0$  conectados a tierra resulta el siguiente circuito equivalente:




el último circuito resulta de eliminar la resistencia de 2R conectada entre la terminal negativa del amplificador operacional (tierra virtual) y tierra, y de obtener el equivalente de Thévenin del circuito a la izquierda de la resistencia R. De aquí es inmediato el cálculo de  $I = V_{cc}/4R$  y  $V_o = -V_{cc}/2$ .


Con un análisis similar se puede demostrar que el cierre del interruptor  $b_1$  genera un voltaje de salida  $V_0 = -V_{\rm cc}/4$  y que el cierre del interruptor  $b_0$  genera un voltaje de salida  $V_0 = -V_{\rm cc}/8$ . Si más de un interruptor se cierra, sus contribuciones individuales al voltaje de salida se suman. Este convertidor es mucho más fácil de construir ya que solo se necesitan controlar muy precisamente dos valores de resistencias. El número de bits del convertidor puede ser incrementado simplemente agregando mas secciones de la escalera con los mismos valores R, 2R.

CONVERTIDORES D/A COMERCIALES: un convertidor digital-analógico popular realizado en base a una configuración del tipo escalera R/2R es el MC1408L.

Se trata de un convertidor de 8 bits que requiere para su operación de +5 y -5 volts. Dentro del MC1408L una escalera R/2R divide una corriente de referencia en 8 corrientes de peso igual a los digitos del sistema binario de numeración.




Para aplicaciones que requieren mas bits de resolución existen convertidores como el DAC-HZ12BGC que es un convertidor de 12 bits en base a una configuración del tipo "resistivo", donde para evitar el problema del amplio rango de valores de resistencia necesario para un convertidor de 12 bits, se conectan 3 etapas idénticas de 4 bits mediante resistencias de atenuación.



#### CONVERTIDORES ANALOGICO-DIGITAL

COMPARADORES EN PARALELO: es el más simple y mas rápido de los comparadores analógico-digital. Un divisor resistivo de voltaje fija los voltajes de um bral de los comparadores en paralelo




Vin	Salidas de los comparadores A <sub>3</sub> A <sub>2</sub> A <sub>1</sub>				Código de salida b <sub>1</sub> b <sub>0</sub>	
0 a V <sub>CC</sub> /4	0	0	0		0	0.
V <sub>cc</sub> /4 a V <sub>cc</sub> /2	0	0	1		0	1
$V_{cc}/2 = 3V_{cc}/4$	0	71	1	1	1	0
3V <sub>cc</sub> /4 a V <sub>cc</sub>	1	. 1	1'	•	1	1

La señal analógica que será digitalizada se aplica a la terminal positiva de los comparadores en paralelo. La salida de cada comparador será un volta je alto si el voltaje de entrada Vin es mayor que su respectivo voltaje de umbral conectado a su terminal negativa. La magnitud de la señal analógica de entrada determina el número de comparadores que a su salida presentaran


un voltaje alto. Un circuito combinacional realiza la codificación de la magnitud digitalizada de la señal analógica de entrada, presente a la salida de los comparadores. Este convertidor entrega una señal digitalizada de 2 bits, ya que solo discrimina 4 distintos valores para la señal analógica de entrada Vin. Si se desea una mayor resolución se necesitan mas comparado res. Esta es la principal desventaja de este convertidor, ya que requiere 2<sup>n</sup>-1 comparadores si se desea un código de salida de n bits. Para un con vertidor A/D de 8 bits se necesitan 255 convertidores. La gran ventaja de este convertidor está en su velocidad de operación igual al tiempo de los comparadores más el retraso de propagación del codificador. Por ésta razón este tipo de convertidores se denominan convertidores "FLASH".

CONVERTIDOR DE RAMPA: este convertidor emplea un generador de rampa, un contador y un comparador. La señal de inicio pone en ceros el contador y al generador de la rampa. El comparador recibe en su terminal positiva a la señal analógica de entrada Vin y en su terminal negativa la salida del generador de la rampa. Mientras la señal Vin sea mayor que el valor de la rampa la salida del comparador será un voltaje alto lo que permite el paso de la señal de reloj al contador. El voltaje de la rampa parte de cero y comienza a crecer linealmente, en el momento que alcanza al voltaje analógico de entrada Vin la salida del comparador se hace un voltaje bajo lo que corta el paso de la señal de reloj al contador y esto detiene la cuenta en un valor propor cional al voltaje de entrada Vin.



La velocidad de operación depende de la pendiente (Volts/segundo) de la ram pa generada y del valor Vin a convertir. Este circuito presenta variaciones debidas a la temperatura, tiempo o sensitividad al voltaje de entrada.


CONVERTIDOR DE DOBLE RAMPA: este convertidor pretende eliminar la sensitivi dad de la conversión con respecto a los elementos del circuito.




La señal de inicio pone al contador en ceros y hace que el bloque de control conecte la señal analógica de entrada. Vin al integrador. Si Vin se mantiene aproximadamente constante la salida del integrador será una ram pa negativa. Mientras la salida del integrador sea negativa la salida del comparador será un voltaje alto lo que habilita el paso del reloj al conta dor. Cuando el bloque de control recibe la señal de "fin de cuenta" del contador, conecta la señal -V<sub>Ref</sub> al integrador y pone en ceros otra vez al contador. A partir de ahora la salida del integrador es una rampa de pendiente positiva que finalmente alcanzará el valor O volts, lo que forza rá un voltaje bajo a la salida del comparador que impedirá la entrada de la señal de reloj al contador deteniendo con ésto la cuenta.

La velocidad de operación depende de la pendiente (Volts/segundo) de la ram pa generada y del valor Vin a convertir. Este circuito presenta variacio nes debidas a la temperatura, tiempo o sensitividad al voltaje de entrada.

CONVERTIDOR DE DOBLE RAMPA: este convertidor pretende eliminar la sensitivi dad de la conversión con respecto a los elementos del circuito.



La señal de inicio pone al contador en ceros y hace que el bloque de control conecte la señal analógica de entrada. Vin al integrador. Si Vin se mantiene aproximadamente constante la salida del integrador será una ram pa negativa. Mientras la salida del integrador sea negativa la salida del comparador será un voltaje alto lo que habilita el paso del reloj al conta dor. Cuando el bloque de control recibe la señal de "fin de cuenta" del contador, conecta la señal -V<sub>Ref</sub> al integrador y pone en ceros otra vez al contador. A partir de ahora la salida del integrador es una rampa de pendiente positiva que finalmente alcanzará el valor O volts, lo que forza rá un voltaje bajo a la salida del comparador que impedirá la entrada de la señal de reloj al contador deteniendo con ésto la cuenta.




$$\frac{\forall \text{in}}{\zeta} \times t_1 = \frac{\forall_{\text{ref}}}{\zeta} \times t_2 \rightarrow \forall \text{in} \times t_1 = \forall_{\text{ref}} \times t_2$$

$$t_2 = \frac{\forall \text{in} \times t_1}{\forall_{\text{ref}}}$$

como  $t_1$  y  $V_{\rm ref}$  son constantes  $t_2$  resulta directamente proporcional a Vin. Las ventajas de este convertidor son su precisión y su costo reducido, lo mismo que su inmunidad a efectos de temperatura o variaciones en los parametros del integrador; por estas razones, este circuito es muy empleado en voltimetros digitales. Su principal desventaja estriba en el tiempo con sumido en la doble rampa lo que da un tiempo de conversión grande.


CONVERTIDOR A/D DE RAMPA USANDO UN CONVERTIDOR D/A: este circuito es muy similar al circuito del convertidor A/D de rampa, solo que en este caso se emplea un convertidor D/A para generar la rampa, la cual por esta razón está formada de escaloncitos.



Una vez aplicada la señal analógica de entrada Vin en la terminal positiva del comparador, la señal de inicio pone en ceros al contador binario cuyas salidas alimentan al convertidor D/A. Mientras Vin sea mayor que la salida del convertidor D/A, la salida del comparador tendra un voltaje alto lo que habilitará el paso de la señal de reloj al contador. Conforme aumenta la cuenta del contador así va creciendo el voltaje a la salida del convertidor D/A; cuando dicho voltaje alcance al voltaje analógico de entrada Vin, la salida del comparador será un voltaje bajo lo que impedira el paso de la señal de reloj al contador, deteniendo de este modo la cuenta.


Este circuito requiere un convertidor D/A de precisión, a fín de min<u>i</u> mizar errores y tiene un tiempo de conversión que depende directamente del nivel del voltaje a convertir Vin, ya que el conteo del contador siempre parte de cero.

CONVERTIDOR DE RASTREO: este convertidor pretende reducir el tiempo de conversión empleando para ello un contador que tenga la capacidad de incrementar o decrementar su cuenta.



La señal de inicio pone en ceros al contador, éste alimenta al converti dor D/A y mientras la salida del convertidor D/A sea menor que el volta je analógico de entrada Vin la salida del comparador sera un voltaje alto; esto hará que el contador binario esté incrementando su cuenta con cada pul so de reloj. Cuando la salida del convertidor D/A alcance al voltaje Vin, la salida del comparador será un voltaje bajo lo que hará que el contador bi nario decremente su cuenta con el siguiente pulso de reloj. Si el contador decrementa su cuenta, el convertidor D/A generará una señal menor que Vin lo que dará por resultado que la salida del comparador sea un voltaje alto poniendo al contador en posición de incrementar cuenta. Este ciclo se repi te todo el tiempo al fin de la conversión. Esta es su principal desventaja, el bit menos significativo del resultado oscila para un Vin constante. Por otro lado, la señal de inicio no se requiere cada vez que se desea una conver sión, al contrario, ya que retrasaría el tiempo de conversión. La idea es que el contador no parta de cero su conteo en cada conversión. Si se reali zan conversiones sucesivas de una señal lenta, el tiempo de inversión se re duce considerablemente.

CONVERTIDOR DE APROXIMACIONES SUCESIVAS: este convertidor es más rápido que los 2 anteriores y además no oscila el bit menos significativo del resultado. El tiempo de conversión para una resolución de N bits es de tan solo N pulsos de reloj. Este tiempo de conversión es fijo para todo valor de Vin.




El orquestador de este sistema es el registro de aproximaciones sucesivas (RAS) cuya función es la siguiente: al inicio del ciclo de conversión el RAS en el primer pulso de reloj presenta el patrón binario 1000 0000 al convertidor D/A, procede a esperar la respuesta del comparador y si la salida del comparador es un voltaje alto (la salida del convertidor D/A es menor que Vin) confirma a  $b_7$  como 1 lógico y prueba  $b_6$ , esto es, presenta el patrón binario 1100 0000 al convertidor D/A. Si la salida del comparador al patrón binario 1000 0000 es un voltaje bajo (la salida del convertidor D/A es mayor que Vin) fija a b<sub>7</sub> como Ø lógico y prueba  $b_6$ , esto es, presenta el patrón binario 0100 0000 al convertidor D/A. Este ciclo se repite con todos los bits, en el orden  $b_7$ ,  $b_6$ ,  $b_5$ ,  $b_4$ etc. haciéndolos 1 lógico para la prueba y confirmándolos como **1 ó cam** biandolos a Ø según la respuesta del comparador. Solo se necesita un pulso de reloj para cada bit. Una vez barridos todos los bits el converti dor manda la señal fin de conversión. Este método es similar al método de búsqueda binaria empleado en computación.

El circuito convertidor A/D de aproximaciones sucesivas tiene la des ventaja de requerir un convertidor D/A pero tiene la gran ventaja de su velocidad con excelente resolución. Comercialmente se distribuye el circui


to AD571 de tecnología I<sup>2</sup>L que tiene un circuito convertidor A/D de aproximaciones de 10 bits en un solo circuito integrado. También existe el circuito integrado ADC-HZ12 capaz de realizar una conversión de 12 bits en solo 8 microsegundos.

# PARAMETROS DE LOS CONVERTIDORES

TIEMPOS DE ADQUISICION Y APERTURA: cuando se desea digitalizar una señal que cambia rapidamente de valor puede ocurrir un cambio significativo en el valor de dicha señal antes de que termine la conversión. Esta anomalía en sí es una fuente de error que además puede generar otros errores.



Para reducir los efectos de ésta anomalía se emplea un circuito denominado muestra y sosten (sample and hold). Se trata de un interruptor electrónico de alta velocidad usado para tomar muestras de la señal y un circuito capacitivo seguido de un amplificador de ganancia unitaria, usado para alma cenar el valor muestreado de la señal.



Dos parámetros de este circuito son muy importantes: el tiempo de adqui sición y el tiempo de apertura. El primero se refiere al tiempo necesario para cerrar el interruptor y cargar el capacitor al voltaje de la señal de en trada. El tiempo de apertura es el tiempo que requiere el interruptor para abrir completamente. Idealmente estos tiempos deben tender a cero.

TIEMPO DE CONVERSION: es el tiempo que tarda un convertidor para realizar una conversión completa, desde el instante que se aplica una señal de entra da (un código ó un comando) hasta que aparece la salida. Si un convertidor de 12 bits especifica: t set-up = 20 µseg y 2 µseg x bit de conversión

tiempo de conversión  $t_c$  = 20 µseg + 2 µseg x 12 = 44 µseg

RESOLUCION: esta medida se refiere al valor mínimo de voltaje que se puede


convertir. Se acostumbra asociarle la letra Q a este parâmetro y se define por:

Resolución Q = Rango de escala completa /2<sup>N</sup>
donde N = número de bits del convertidor


para un convertidor de 10 bits y rango de escala completa 10 Volts resulta:

$$Q = \frac{10 \text{ volts}}{2^{10}} = \frac{10 \text{ volts}}{1024} = 9.75 \text{ milivolts}$$

MONOTONICIDAD: un convertidor A/D  $\delta$  D/A es monotónico si su salida se incrementa o permanece constante cuando la entrada se incrementa para todo el rango de la escala.



ERROR DE CUANTIZACION (VALOR MAXIMO): este error se refiere à la diferencia punto a punto entre el valor de una señal analógica dada y su correspondien te señal analógica discretizada en amplitud (cuantizada).




el valor máximo del error de cuantización EQ está dada por:

$$EQ = \frac{1}{2} \left[ \frac{\text{rango de la escala completa}}{2^{N}} \right]$$

N = número de bits del convertidor


también se expresa como 
$$E_Q = \pm \frac{1}{2} LSB$$
 ó  $E_Q = \frac{Q}{2}$ 

LINEALIDAD: para un convertidor digital-analógico este parámetro significa la desviación del voltaje de salida del DAC con respecto a una línea recta trazada del valor Ø al valor de escala completa de salida.



para un convertidor analógico-digital la linealidad se conoce con el nombre PRECISION RELATIVA y se define por: la desviación del código digital de sa lida del ADC con respecto a una línea recta trazada del valor Q al valor de escala completa de entrada.





PRECISION ABSOLUTA: para un convertidor D/A se define por

para un convertidor A/D este parámetro no se puede establecer cuantitativa mente, depende del error de cuantización y de las imperfecciones de los componentes del circuito.

NO-LINEALIDAD DIFERENCIAL: se refiere a la variación del tamaño del "cuanto" q entre dos números digitales consecutivos sobre el rango completo de valo res de la entrada y la salida. La no linealidad diferencial mayor de q pero positiva da lugar a la no-linealidad monotónica. La no-linealidad diferencial mayor que q pero negativa da lugar a la no-linealidad no monotónica. Este parámetro se especifica como  $\pm \frac{LSB}{2}$  lo que significa  $\pm q/2$ .

SALTO Y RETENCION DE CODIGO: este se refiere a casos especiales de no-linea lidad. Generalmente estos 2 casos ocurren juntos por efecto de señales de ra pidez de cambio muy grande y ocurren sobre códigos consecutivos que presentan varias transiciones de sus bits.

voltaje de entrada	código ideal	voltaje de entrada	código real
+ 16 mv	10 00 00 10	+ 16 mv	10 00 00 10
+ 8 mv	10 00 00 01	+ 10 my	10 00 00 01
+ 0 mv	10 00 00 00 .	O MV	10 00 00 00
- 8 my	01 11 11 11		20 mv
- 16 my	01 11 11 10	- 12 mv - 16 mv	
	01 11 11 01		01 11 11 10 4 mv

<sup>-</sup> el código 10 00 00 00 aparece retenido durante 20 mv.


<sup>-</sup> el código 01 11 11 11 es saltado.

<sup>-</sup> el código 01 11 11 10 solo es válido durante 4 mv, resulta un código corto por la retención del código inmediato anterior.

ponentes de alta frecuencia.

RAPIDEZ DE CAMBIO DE LA SALIDA (SLEW-RATE): es una medida de la velocidad de respuesta del convertidor y se específica en volts por microsegundo. Para los convertidores D/A este parámetro se obtiene de la respuesta a un escalón unitario.

Si un convertidor analógico-digital se emplea para digitalizar señales rápidas, como por el teorema de muestreo se requieren mínimamente dos mues tras por ciclo, tal convertidor A/D deberá especificarse con un SLEW RATE è que el SLEW-RATE de una señal senoidal de amplitud igual a la escala comple ta de voltaje y una frecuencia al menor igual a la frecuencia de Ngquist.




GLITCH: fenómeno significativo en los convertidores digital-analógico de alta velocidad. Se manifiesta como una caída a cero del voltaje de salida, cuando los tiempos de cierre y apertura de los interruptores analógicos del convertidor son significativamente distintos. La magnitud del "glitch" es función directa del número de transiciones que ocurren en los bits de dos números digitales consecutivos.

### MICROPROCESADORES ARQUITECTURA Y PROGRAMACION

### ORGANIZACION GENERAL Y FLUJO DEL PROGRAMA

El modelo más general de un sistema microprocesador consta de 3 elementos principales: la unidad de procesamiento central o CPU, la memoria principal y los "puertos" de entrada y salida. Dentro del CPU reside toda la circuitería que controla la operación del sistema, reside también una unidad lógica y aritmética ALU y el contador de programa PC. Una unidad lógica y aritmética ALU es un dispositivo capaz de realizar operaciones lógicas y aritméticas como son las operaciones AND, OR, XOR, NOT, suma y resta aritmética, corrimientos lógicos y aritméticos a la izquierda o derecha, comparaciones, etc. entre sus operandos.



La memoria principal es el lugar donde reside el programa del usuario que se va a ejecutar. El contador de programa PC es un registro dentro del CPU que apunta a la dirección de la instrucción del programa del usua rio que se va a ejecutar. La memoria principal es una memoria de acceso alea torio y generalmente volatil lo que exige la carga del programa del usuario a la memoria antes de poderse ejecutar.

El bloque de "puertos" de entrada y salida es la interfase del sistema procesador con el mundo exterior. Estos puertos permiten la comunicación del sistema con dispositivos como los teclados, pantallas, impresoras, discos. Por un puerto de entrada el sistema puede recibir información digitalizada de cualquier tipo: sensores de presión, temperatura ó cualquier señal que se desee controlar con el microprocesador. Por un puerto de salida el sistema puede manejar dispositivos como son motores a pasos, válvulas sole noides o cualquier sistema de actuación.

#### CANALES DE INFORMACION

La comunicación entre los 3 bloques principales del modelo de un sistema microprocesador se realiza mediante el canal de direcciones, el canal de da tos y el canal de control. El canal de direcciones es usado por el CPU para mandar la dirección de la localidad de memoria que desea leer o escribir. Este canal también lo usa el CPU para mandar la dirección del puerto de en trada y salida por donde desea mandar o recibir información. Un canal consiste de 8, 12, 16 o más lineas paralelas.

El canal de control sirve al CPU para transmitir señales de control del tipo: comando de lectura o escritura de memoria, comando de lectura o escritura de puerto, estas señales habilitan la memoria a los puertos para la operación correspondiente. Cuando el CPU desea leer una localidad de memoria por el canal de direcciones envía la dirección de la localidad de memoria deseada, por el canal de control envía el comando de lectura y por el canal de datos recibe la información de la memoria.

## PROGRAMA DEL USUARIO

El programa del usuario que se desea ejecutar reside en la memoria del sistema, almacenado en localidades consecutivos de la memoria y guardando el orden en que se desea se ejecuten las instrucciones del programa. Cada instrucción es almacenada en uno, dos o tres bytes (8, 16 o 24 bits) de la memoria como un patrón binario de ceros y unos. Por comodidad estos patro nes binarios se leen en el sistema hexadecimal. Así, existe un código hexa decimal para cada instrucción que puede ejecutar el microprocesador. El sis tema hexadecimal se emplea también para las direcciones de las localidades

#### de memoria


Dirección localidades de memoria	Programa del usuario	operación
A16 A17 A18	DD 86 20	suma
A19 A1A A1B	FD 34 1F	incrementa
A1C A1D A1E	2F } ED } A1	complementa compara
A1F A2O	AE } 07 }	OR exclusivo corrimiento

En el programa del usuario aparecen confundidos los códigos de las instrucciones con datos y constantes del programa. Esto es, si se desea hacer una suma con el valor constante 5, este valor 5 aparece a continuación del código de la instrucción suma. El CPU no es capaz de discriminar cuan do está leyendo un código de instrucción y cuando está leyendo un dato o una constante. Así, la programación de estos sistemas requiere el cuidado nece sario para que el CPU encuentre un código de instrucción cuando lea la me moria en busca de un código de instrucción. El contador de programa PC es un registro dentro del CPU cuyo contenido es la dirección de la localidad de memoria que contiene la siguiente instrucción a ejecutarse del programa. Cada que se ejecuta una instrucción del programa el contador de programa PC se actualiza a fín de apuntar ahora a la siguiente instrucción.

### LA UNIDAD CENTRAL DE PROCESAMIENTO CPU.

Como es mucho mas sencillo aprender microprocesadores a partir de un ejemplo específico, se usará el microprocesador Z80 de aquí en adelante por tratarse de uno de los microprocesadores actuales mas representativo. Este microprocesador ha sido empleado con éxito en una gran variedad de aplicaciones.

El CPU Z80 se vende empaquetado en un estandar industrial (DIP) de 40 patas.



A<sub>15</sub> - A<sub>0</sub> canal de direcciones

Las lineas  $A_0$  a  $A_{15}$  constituyen el canal de direcciones de 16 bits, esto permite direccionar una memoria de hasta 64 K bytes. Este mismo canal se emplea para direccionar puertos pero solo se emplean las lineas  $A_0$  a  $A_7$  lo que permite direccionar hasta 256 puertos.

D<sub>7</sub> - D<sub>0</sub> Canal de datos Las lineas  $D_0$  a  $D_7$  constituyen el canal de datos bidireccional de 8 bits.

RD

Esta linea indica que el CPU desea leer datos de la memoria o de un puerto de entrada. Este es el comando de lectura. La m<u>e</u>

moria o el puerto direccionado deberá responder a esta señal colocando en el canal de datos la información solicitada.

WR

Esta linea indica que el CPU desea escribir datos a la memoria o a un puerto de salida. Este es el comando de escritura. El CPU activa esta linea despues de mandar por el canal de datos la información que desea almacenar.

RESET

Es una línea de entrada que se activa con un voltaje bajo. El principal efecto de ésta señal es inicializar al CPU forzando al contador de programa PC a tomar el valor 0000H.

INT

Linea de interrupción enmascarable para el CPU


NMI

Linea de interrupción no enmascarable para el CPU.

El resto de las lineas del CPU Z8O tienen que ver el control a nivel sistema, por ahora no conviene discutirlas.

### ARQUITECTURA INTERNA DEL CPU

La siguiente figura muestra la arquitectura interna del CPU Z80. El diagrama solo muestra los elementos principales.



El sistema anterior opera de la siguiente forma: el CPU inicia el proceso cuando por el canal de direcciones manda el contenido del contador de programa PC. El CPU manda a continuación el comando de lectura (RD) y lee por el canal de datos el código de la instrucción a ejecutarse, almacenandolo en el registro de instrucción. El decodificador de instrucciones procede a determinar cual es el tipo y operandos de la instrucción y genera una secuen cia de señales de control al ALU, al bloque de registros y a los controla dores de los canales a fín de ejecutar la instrucción. Algunas instrucciones

para poderse ejecutar requieren de dos o más ciclos de lectura a memoria, estos ciclos extras de lectura los determina el decodificador de instrucciones.

## REGISTROS DEL CPU.

El CPU Z80 contiene en total 18 registros de 8 bits y 4 registros de 16 bits. 6 de ellos son de propósito especial, 12 de propósito general y se tienen 2 acumuladores y 2 registros de banderas.

•	204/35.045	ACHHULADIR	BANDERAS	0.50041//.000
	F'	ACDAUGINA A'	F.	ACUMULADOR A
) , . +	C'	8'	С	8
Registros proposito general	£'.	D'	E	D
general	L'	μ'	4	H

- 8 bits - 8 bits -	
REGISTUD DE PEFRESCO DE INTERRUPCION MEMORIA  T  R	
REGISTRO INDICE /X	20 +
REGISTRO INDICE /Y	Registros de proposito
APUNTADOR DE PILA SP	especial
CONTAINS DE PROBLAHA PC	
16 bits	

El CPU Z80 tiene 2 conjuntos de registros a los cuales se denomina como conjunto principal y conjunto alternativo de registros. Cada conjunto está formado por los registros B, C, D, E, H, L, por el acumulador A y el registro de banderas F. El CPU Z80 trabaja con un solo conjunto de registros. Mediante una instrucción del programa de usuario se le indica al CPU Z80 que cambie de conjunto de registros para trabajar. Esta instrucción de cambio del conjunto de registros se puede usar en cualquier lu gar dentro del programa de usuario, el número de veces que se desee, no tie ne restricción alguna. Los registros de propósito general de 8 bits B, C, D, E, H y L pueden ser usados individualmente o pueden ser usados por pare jas como registros de 16 bits con los nombres BC, DE y HL.

La unidad lógica y aritmética ALU del CPU Z80 realiza operaciones lógicas y aritméticas considerando al registro A como uno de sus operandos. Esta razón distingue al registro A de los demas registros de propósito general y le dá el nombre de acumulador. El registro de banderas F denomina do también "código de condiciones" o "palabra del estado del procesador" es un registro que indica mediante bits ciertas condiciones que tengan lugar como resultado de la operación realizada por la unidad lógica y aritmética. El registro de banderas F contiene 6 bits de información los cuales toman el yalor O o 1 según el resultado de la operación realizada por el ALU. Es posible preguntar por el estado individual de estos 6 bits con el fin de tomar acciones que dependen del resultado de ciertas operaciones. El registro F está formado por:

- Bandera de acarreo C: esta bandera corresponde al acarreo desde el bit mar significativo del acumulador. Por ejemplo, la bandera de acarreo C toma el valor 1 cuando se ejecute una instrucción de suma aritmética y exista un acarreo del bit mas significativo del acumulador. Esta bandera también se afecta por las instrucciones resta y corrimientos.
- Bandera cero Z: esta bandera toma el valor 1 si el resultado de la operación es cero. De otro modo toma el valor 0.
- Bandera de signo: esta bandera toma el valor 1 si el resultado de la operación es negativo en la representación complemento a 2. Como en esta representación todos los números negativos tienen un 1 en el bit 7 y

todos los positivos tienen un 0 en el bit 7, esta bandera toma al valor del bit 7 del acumulador.

- Bandera de paridad/sobreflujo P/V: esta bandera de propósito doble indica la paridad del resultado de las operaciones lógicas o indica la existencia de sobreflujo en las operaciones aritméticos considerando una representación complemento a 2. La paridad par se expresa con P=1 y la paridad non con P=0. El sobreflujo se indica con V=1, y V=0 significa que no existió sobreflujo. El sobreflujo no es mas que una indicación de que el resultado de una operación rebasa el máximo número representable en complemento a 2 con 8 bits.
- Bandera de acarreo intermedio H: esta bandera toma el valor del acarreo desde el bit 3 del resultado de una operación. Esta bandera solo sirve para realizar el algoritmo de conección para suma aritmética en código BCD.
- Bandera de operación anterior N: esta bandera indica si la óperación anterior fué una suma (N=1) o una resta (N=0) con el fin de aplicar el algoritmo adecuado a la corrección de las operaciones aritméticas con operador en código BCD.

La posición de las banderas dentro del registro F es la siguiente:

7	6	5	4	3	2	1	0
\$	, . <b>Z</b>		Н		P/V .	N	С

#### REGISTROS DE PROPOSITO ESPECIAL:

Registro contador de programa PC. Como ya se mencionó el registro contador de programa es un registro de 16 bits que contiene en todo momento la dirección de la localidad de memoria que contiene la siguiente instrucción a ejecutarse por el CPU. Cada que se ejecuta una instrucción el valor del PC se actualiza para apuntar a la siguiente instrucción en todo momento.

Registro apuntador de pila SP. Este registro de 16 bits contiene la dirección de la localidad de memoria que contiene al último elemento de un conjunto de

datos organizados en una pila o cola de espera con la regla "el último que llega es el primero que sale" (STACK). El CPU Z80 tiene instrucciones especiales para que los valores de los registros generales se almacenen en la pila o que dichos registros tomen su valor de la pila. El apuntador de pila SP sirve para controlar el manejo de la pila o cola de espera ya que sirve para determinar donde se debe almacenar un nuevo elemento que se agrega a la pila o indica cual es el dato de la pila que debe salir primero.

#### localidad de memoria

42E 42F 430	3F 5A	SP apuntador de pila apunta al último elemento que llegó a la pila y que será el primero que sale.
431	6D	·
432	60	

La pila puede residir de cualquier conjunto de localidades de memoria. Es responsabilidad del usuario que la pila no crezca indefinidamente y destr<u>u</u> ya datos o parte del programa de usuario.

Registros indices IX e IY. Son dos registros independientes de 16 bits cada uno que se usan como direcciones base en el modo de direcciona miento indicado. En este modo de direccionamiento un registro indice apunta a una región de la memoria, la dirección específica de cada localidad de memoria de esta región se puede expresar como un número de 8 bits que expresa la posición relativa de la localidad dentro de la región (de -128 a + 127).

Registro de Interrupción I. Es un registro de 8 bits que apunta a una región de memoria donde debe residir una rutina de interrupción. El registro I proporciona los 8 bits más significativos y el dispositivo interruptor los 8 bits menos significativos de una localidad de memoria donde comienza la rutina de interrupción.

Registro de Refresco de memoria R. Es un registro de 8 bits que si<u>r</u> ve para el control del refresco de memoria RAM dinámica si el sistema lo tiene. Es un registro que no usa el usuario programador.

### PROGRAMACION DEL MICROPROCESADOR

El CPU Z80 puede ejecutar 158 diferentes tipos de instrucciones que se pueden clasificar en los siguientes grupos:

- carga e intercambio
- transferencia de bloques y bûsqueda
- operaciones lógicas y aritméticas
- rotaciones y corrimientos
- manipulación individual de bits
- saltos y subrutinas .
- operaciones de entrada y salida
- control básico del CPU

La programación de un microprocesador, requiere además de especificar el tipo de instrucción, especificar el modo de direccionamiento. Por modo de direccionamiento se debe entender la manera en que el microprocesador va a determinar la dirección de los operandos de la instrucción. La mayoría de las instrucciones de Z80 operan con datos almacenados en los registros internos del CPU, en la memoria ó en los puertos de entrada y salida. Existen varios modos de direccionamiento y dichos modos afectan el código de la instrucción.

Modo de direccionamiento inmediato: en este modo de direccionamiento el byte que sigue el código de la instrucción contiene el valor del operando. Un ejemplo de este modo de direccionamiento sería la carga del acumu lador con una constante, donde la constante está en el byte que sigue inmediatamente al código de la instrucción.

$$A + 25H (37_{10})$$

localidad de memoria

04F	3E	+ Código de la instrucción
050	25	+ operando
051		

Modo de direccionamiento inmediato extendido: este modo es simplemente una extensión del modo de direccionamiento inmediato y el operando aparece en los dos bytes que siguen al código de la instrucción. Un ejemplo de este modo seria la carga de la pareja de registros HL con una constante mayor de 255 (16 bits; 2 bytes).


H + 36; L - 2F

LD HL, 362FH

JR OTRO

Modo de direccionamiento Relativo: este direccionamiento se emplea para el cálculo de cualquier transferencia en el flujo del programa de usuario, esto es, se emplea para calcular saltos y llamadas a subrutina relativos a la dirección almacenada en el contador de programa PC. Con este modo de direccionamiento el nuevo valor del PC se encuentra sumando al valor actual del PC el contenido del byte que sigue al código de la instrucción.


PC + OTRO = 10E



mientras se ejecuta la instrucción JR OTRO el PC, ya está apuntando a la siguiente instrucción por eso apunta a la localidad de memoria 106. La longitud del salto relativo cae en el rango entre + 127 y - 128 localida des de memoria a partir del valor del contador de programa PC.

Modo de direccionamiento Extendido: en este modo de direccionamiento los dos bytes que siguen al código de la instrucción contienen la dirección del operando. Con este modo de direccionamiento el operando puede residir en cualquie localidad de memoria dentro del mapa de 64K. El CPU Z8O lo emplea fundamentalmente para leer o almacenar datos de cualquier localidad de memoria o para realizar saltos de programa a cualquier localidad de memoria.

El uso del parentesis siempre significa que el número dentro del parentesis corresponde a la dirección del operando.



Modo de direccionamiento indicado: la dirección del operando con este modo de direccionamiento se obtiene de la suma del registro indice IX ó IY y del byte que sigue al código de la instrucción. El código de la instrucción específica cual registro indice IX ó IY se usa. En este modo de di reccionamiento un registro indice apunta a una región de memoría; la dirección específica de cada localidad de memoría de esta región se puede expresar como un desplazamiento de 8 bits que expresa la posición relativa de la localidad dentro de la región (de -128 a +127). El valor almacenado en el registro índice no se altera.

A + A + (IY + 34)

ADD (IY + 34)

Modo de direccionamiento Registro o Inherente: el CPU Z8O realiza varias operaciones donde los operandos residen en sus registros internos. El código de instrucción lleva bits de información que indican cuales son los registros internos del CPU que se usarán

 $C \leftarrow H$ 

localidad de memoria

F3F
F40
4C + código de la instrucción F41

CD C. H

Modo de direccionamiento Implicito: algunas operaciones del CPU Z80 llevan implicito cual es el registro interno del CPU que contiene el operando. A diferencia del modo registro no existen bits dentro del código de instrucción que indiquen cuales registros están implicados. La definición de la instrucción establece cual es el registro o registros empleados.

DAA A + A empaquetado en código BCD.

memoria

407

408

27 ← código de instrucción
409

Modo de direccionamiento Registro Indirecto: en este modo de direcci $\underline{o}$  namiento una pareja de registros como BC  $\delta$  HL contienen la direcci $\hat{o}$ n del operando.

INC (HL)  $\leftarrow$  (HL)  $\leftarrow$  (HL) + 1

localidad de memoria

374
375
34 + codigo de instrucción
376

1

### CONJUNTO DE INSTRUCCIONES

LD - Operación carga de 8 bits.

	•									<b>\$</b> 00	nce				·			
		{		10		,		16:111			····		្តីខេត្តអូ			A E D	41/0K	IMVE
:	<u></u>	^	LO	<u>, (n</u>	<u>^.</u> . 7F	. <sup> </sup> ' 78	. <u>c</u>	_P_ 7A	78	-# 7C	70	400 7E	0.0	1A	65 7 <b>t</b>	19 - 61 10 11	3A	3 €
			. 61	<u></u>	47	40	41	42	43	44	45	46		·	UD 46	+5	<u>.</u>	06
AEGISTER DE	c			4F	48	49	4 A	48	4C	40	4E		·	00 4E			0E	
	D			57	50	51	52	53	54	55	56		,	00 54 6	10		16 n	
	E			БF	58	59	5A	58	вC	50	8E		<del></del>	00 51	10		1 E	
		н			67	60	ō1	62	63	64	65	66			UC) 66 4	• U		26 n
		L			бF	68	60	GA	68	СС	6D	GE.			60 61 9	4 4 1)		26
MOITAN		(HL)			77	70	71	72	73	74	75	<u> </u>			ļ			36
÷	REG INDIRECT	IBCI			02,	<u>.                                      </u>								,				
		(0£)			12													<u> </u>
	INDEXED	((X+d)			3) 3) 3	70 10	DU 71 d	72 4	) ) ) )	.DD 74 U	DD 75 J							34
		(IY •6)			70 77 d	10 10	#10 #1	1 () 77 4	10 13 d	1 () 24 d	75							36
	LXT ADON	inni			32 n						ļ 	<u> </u>					•	
	IMPLIED	•		 	4D 47													
		B		\ 	€D eF		Ì			] 								j 1

## CODIGO SIMBOLICO

## **OPERACION**

LD - OPERACION CARGA DE 16 BITS

PUSH - GUARDA PAREJA DE REGISTROS EN LA PILA

POP - CARGA PAREJA DE REGISTROS DE LA PILA

		-								IMM. Ext.	EXT.	REG. INDIR.
		1		REGISTER							ADUK.	INDIA.
	•		AF	ВС	DE	HL	<b>42</b> ,	ΙX	IY	na	(nn)	(SP)
		ΛF						_				F1
	R E G	BC	- <del></del>							01 n	(0 48 n	C1
		DE								11 0	LD 58 n	D1
DESTINATION	R E G I S T E R	HL '	,							21 n	2A	E1
;	A	SP				F9		DD F9	FD F9	31 n	. 78 n	
		IX								u 51 00	DD ZA n	DD E1
		ΙY								FD 21 0	FD 2A n	FD E1
	EXT. ADDR,	lant		ED 43	6 53 1D	22 n n	ED 73 n	DD 22 n	FD 72 n			
TRUCTIONS	REG. IND.	(SP)	F6	C5	D5	E5		00 E5	FD €5			
•									•			POP

## CODIGO SIMBOLICO

## OPERACION

•	•
LD (2FFH), BC	(2FF) ← BC
LD AF, (SP)	AF + (SP)
LD BC, 100H	BC + 100
LD DE, (400H)	DE + (400)
LD SP, HL	SP + HL
PUSH AF	guarda A y F en la pila
PUSH IX	guarda IX en la pila
POP DE	carga D y E de la pila
POP BC	carga B y C de la pila
POP HL	carga H y L de la pila

EX, EXX. OPERACIONES DE CAMBIO DE REGISTROS

			IMPLIED AD	DRESSI	۱G .	
		AF	BC OF SHL	111.	ΙX	ΙY
	AF	. 08			,	
IMPLIED	BC, DE & HL		EXX eo			
	ĐĒ			ĘB		
REG. REDIR,	(SP)	<del></del>		£3	DD £3	FD E3

## CODIGO SIMBOLICO

EX AF, AF

EX DE, HL

EX (SP), HL

EX (SP), IX

EX (SP), IY

**EXX** 

## **OPERACION**

cambio de acumulador y registro de banderas

$$IX_{H} \leftrightarrow (SP+1); IX_{L} \leftrightarrow (SP)$$

$$IY_{H} \leftrightarrow (SP+1); IY_{L} \leftrightarrow (SP)$$

cambio de conjunto de registros generales BC, DE y HL.

# LDI, LDD, LDIR, LDDR OPERACIONES DE TRANSFERENCIA DE BLOQUES DE INFORMACION

· ·			PEG. HIDDH	
	REG.	(DE)	ED An	'LDI' ~ Load (DE) → (HL) for Hi, & DL, Dar BC
			្រ ពេ	"LOTR," - Load (OF) HEL) the HL & DE, Dee BC, Pepest until BC = 0
DESTINATION			CD AA	'EDO' Loca (DE) -> (HL) Dec Hi. & Di. Dic BC
			CD 83	LDDR' - Lind (DE!

Reg. HL points to source Reg. UE points to destination Reg. BC is byte counter

### CODIGO SIMBOLICO

### **OPERACION**

CPI, CPIR, CPD, CPDR. OPERACIONES DE BUSQUEDA POR COMPARACION.

SCARCH LUCATIO	
IN G INDIR.	
(HL)	
ED A1	'CPI' Inc HL, Dec BC
CD 81	'CPIFC', Inc. IRL; Dec. BC repeat until BC = 0 or find match
ED A9	CHO, Des HT & BC
LD 69	'CPDR' Dee HL & BC Repeat until BC = 0 or find match

HL points to location in memory to be compared with accumulator contents. BC is byte counter.

### CODIGO SIMBOLICO

### OPERACION

CPI

A: (HL) comparación

HL + HL + 1; BC + BC - 1

CPIR

A: (HL) comparación

HL + HL + 1; BC + BC - 1

repite operación hasta que BC = 0 ó A = (HL)

CPD

A: (HL) comparación

HL + HL - 1; BC + BC - 1

CPDR

A: (HL) comparación

HL + HL - 1; BC + BC - 1

repite operación hasta que BC = 0 ó A = (HL)

Bit P/V=0 si la operación terminó por BC=0Bit Z=1 si la operación terminó por A=(HL).

## OPERACIONES LOGICAS Y ARITMETICAS DE 8 BITS

SOURCE .

			HEGIST	ER ADO	HESSIN	G		REG. INDEXED			INIMED.
,	Α.	Ð	C	D	E	н	£	(HL)	(IX+J)	(1Y+d)	n
,VDD,	87	80	81	82	83	84	85	86	00 86 4	F() 8G d	CG n
ADD w CARRY	8F	88	09	8A	មព	BC	COS	86	υΩ eE	FD BE d	CE
SUBTRACT '5UB'	97	90	91	92	93	04	95	96	4 58 00	FD 96 d	D6 n
SUB M CARUA	9F	98	99	9A	98	90	90	9E	9 9E -	9E 1.D	DE n
'AND'	Α7	ΛO	Α1	A2	А3	Ail	A5	A6	0D A6 J	FD A6 d	E6
,хов.	AF '	<b>A</b> 8	A9 .	АА	AB	AC	ΛD	AE	OO AE J	FD AE d	EE n
юн,	87	Е0	81	82	83	B4	B5	B6	DO B6 4	FD 86 d	F6
COMPARE 'CP'	BF	83	89	ВΑ	88	вс	BO	BE.	EPD BE a	FN BE d	FE n
INCREMENT	3C	04	ос	14	1C	24	2C	34	DD 34 d	FD 24 d	
DECREMENT 'DEC'	30	05	OD	15	10	25	2D	-35	DD 35 d	FD 35 d	

### CODIGO SIMBOLICO

ADD A, B ADC A, C SUB D SBC A, E AND H .OR L XOR (HL) CP (IX-3) OR 3FH

INC (IY+4)

### **OPERACION**

 $A \leftarrow A + B$   $A \leftarrow A + C + acarreo$   $A \leftarrow A - D$   $A \leftarrow A - E - acarreo$   $A \leftarrow A \leftarrow H$   $A \leftarrow A + L$   $A \leftarrow A \oplus (HL)$  A : (IX-3) comparación  $A \leftarrow A + 0011 1111$  $(IY+4) \leftarrow (IY+4) + 1$ 

## OPERACIONES ARITMETICAS DE 16 BITS

#### SOURCE

		BC	, DE	· (4L	SP	IX	ΙY
	HL	09	19	29	39	,	
'AOD'	ıx .	00 60	DD -		39 DD	DD 29	
	ΙΥ	60 00	FD 19		FD 39		FD 29
ADD WITH CARRY AND SET FLAGS 'ADC'	HL	ED 4A	ED 5A	ED GA	ED 7A	,	
SUB WITH CARRY AND SET FLAGS SUC	HL .	ED , 42	52 50	62 62	ED /2		
INCREMENT 'INC		03	13	23	33	.DD 23	FD 23
DECREMENT DEC	;·	• ОВ	18	28	30	DD 28	FD 213

## CODIGO SIMBOLICO

ADD HL, BC

DESTINATION

ADD IX, DE

ADD IY, SP

ADC HL, DE

. SBC HL, SP

INC IX

INC IY

## OPERACION

HL + HL + BC

IX + IX + DE

IY + IY + SP

HL + HL + DE + bit de acarreo

HL + HL - SP - bit de acarreo

IX + IX + 1

IY + IY + 1

OPERACIONES DE TRANSFERENCIA DEL FLUJO DEL PROGRAMA LLAMADAS Y RETORNOS DE SUBRUTINAS.

### CONDITION

• • •	•				CONDIT							
	•		UN-	CARRY	NON CARRY	ZERO	NON	PARITY	PARITY	SIGN NEG	SIGN POS	85G 070
JUMP 'JP'	PAMED,	nn.	C3 n	DA n n	D2 n	· CA n n	C2 n	EA n n	E2 n	FA.	F2 n	
אני פואטר.	RELATIVE	PC+e	18 c-2	38 e-2	.10 r-2	28 e-2	20 ·					,
JUMP JP		(HL)	E9									
ÚNWA (16.	REG. INDIR.	(ix)	DD E9		;						·	٠.
JUMP 'JP'	]	(1Y)	FD · E9			•						
'CALL'	INIMED. EXT.	nn	CD n	DC n n	D4 n ·	CC n	C4 n	EC n	E4 n	FC n	F4 n	•:
DECREMENT B. JUMP IF NON ZEBO 'DJNZ'	RELATIVE	PC+e					•					10 e-2
RETURN '	REGISTER INDIR.	(5P) (5P+1)	C3	. D8	סט	C8	CO	E8	£Ο	FB	FO	
RETURN FROM INT RETI	REG, INDIR,	(SP) (SP+1)	€0 40							,		
RETURN FROM NON MASKABLE INT METN	REG. INDIR,	(SP+1)	ED 45			·					-•	

CODIGO SIMBOLICO	OPERACION	
JP 3000H	PC + 3000	
JP C,4000H	PC ← 4000 si y solo si bandera d	e acarreo = 1
JR ETIQ1	PC + ETIQ1	•
JR NZ ETIQ2	PC + ETIQ2 si y solo si bandera	Z = 0.
JP (HL)	PC ← (HL)	
CALL 3000H	Llamada a subrutina que empieza	en 3000.
CALL NG 5FFOH	Llamada a subrutina que empieza si y solo si bandera c	en 5FFO le acarreo = 0.
DJNZ ETIQ3	B←B-1; PC←ETIQ3 si y solo si B #	· 0.
RET	Regreso de subrutina	
RET Z	Regreso de subrutina, si y solo	si Z = 1
RETT	Regreso de interrupción, (TNT)	

# OPERACIONES DE ENTRADA. (MANEJO DE PUERTOS).

				PORT A	)DHESS	
	· . ·			IMMLD.	HEG INDIH,	
•			, , ,	'n	(C)	
·			Α,	150	ED. 78	7.
			0		ED - 40	, 120
		C # C	C		ED 48	
	INPUT 'IN'	A D D H	D		ED 50	:
INPUT DESTINATION		DH E S S I N G	E .	•	EO 58	
	•		н		ED 60	
			L		ED 88	
·	'INI' INPUT & Inc Ht., Dec B				ED A2 -	, ,
	'INIR' INP, Inc HL, Dec B, REPEAT IF B≠0	REG.	(HL)	. •	82 82	BLOCK INPUT
	'IND' - INPUT & Dec Kt , Dec B	RIONI	11124	,	ED AA	COMMANDS
	TINDER'S INPUT, Dec HL. Dec B, REFEAT IF B70				60 84	

#### **OPERACION** CODIGO SIMBOLICO A + dato del puerto cuya dirección es 54 IN A, 54H B + dato del puerto cuya dirección esta contenida en C. IN B, (C) (HL) $\leftarrow$ (C); B $\leftarrow$ B-1; HL $\leftarrow$ HL+1 INI (HL) $\leftarrow$ (C); B $\leftarrow$ B-1; HL $\leftarrow$ HL+1 INIR repite operación hasta que B=0 (HL) $\leftarrow$ (C); B $\leftarrow$ B-1; HL $\leftarrow$ HL-1 IND (HL) + (C); B + B-1; HL + HL-1INDR repite operación hasta que B=0.

## OPERACIONES DE SALIDA

### SOURCE

•				REGISTER							
			Ą	в	, с	D	E	н	L	(HL)	
	IMMED.	n	.n					<del></del>			
OUT'	REG.	(C)	EO 79	ED 41	ED 49	ED 51	£D 59	€D	ED 69		2.04
OUTH - QUIPUT	REG.	(C)								ED A3	ev .
OTIR' OUTPUT, Inc ML, Dec B, REPEAL ( F. B + O	REG, IND,	(C)	<b></b>							ED 83	BLOCK
OUTO' - OUTPUT	REG. IND.	(C)		}- <del></del>						ED • AB	CONIMANO
OTOR' - OUTPUT, Dec HE	REG, IND.	(C)				-				ED BB	

PORT DESTINATION ADDRESS

## CODIGO SIMBOLICO

## OPERACION

OUT 54H, A	Puerto cuya dirección es 54 + A
OUT (C), A	Puerto cuya dirección está almacenada en C + A
OUTÍ	(C) $\leftarrow$ (HL); B $\leftarrow$ B-1; HL $\leftarrow$ HL+1
OTIR .	(C) $\leftarrow$ (HL); B $\leftarrow$ B-1; HL $\leftarrow$ HL+1
	repite operación hasta que B=O
OTUO ·	(C) $\leftarrow$ (HL); B $\leftarrow$ B-1; HL $\leftarrow$ HL-1
OTDR	(C) $\leftarrow$ (HL); B $\leftarrow$ B-1; HL $\leftarrow$ HL-1
•	renite operación hasta que B=0

DIRECTORIO DE ALUMNOS DEL CURSO "DISPOSITIVOS Y CIRCUITOS ELECTRONICOS" IMPARTIDO EN ESTA DIVISION DEL 10 al 22 DE SEPTIEMBRE DE 1984.

1.- ALVARADO SERRANO CARLOS
ALFA INGENIERIA EN COMNS.
Y ELECTRONICA
DISEÑADOR
VIADUCTO MIGUEL ALEMAN NO. 236
COL. ESCANDON
DELEGACION ALVARO OBREGON
06800 MEXICO, D.F.
277-19-85

AV. 535 No. 269 UNIDAD ARAGON DELEGACION GUSTAVO A. MALURO 07000 MEXICO, D.F. 551-00-86

2.- ARREDONDO SANCHEZ MANUEL VIDRIERA ORIENTAL, S.A INSTRUMENTISTA

CUCARACHA No. 30 COL. BENITO JUAREZ NETZAHUALCOYOTL 57000 MEXICO, D.F.

3.- AVILES RIVERO A. RODOLFO
COMISION FEDERAL DE ELECTRICIDAD
INGENIERO PROYECTO
MISSISSIPPI No. 71
COI. CUAUHTEMOC
553-71-33 ext. 2722

NORTE 54 No. 3717
COL. EMILIANO ZAPATA
DELEGACION GUSTAVO A. MADERO
759-24-14

4.- BOLIO GARCIA ROGELIO
FACULTAD DE INGENIERIA
TECNICO ACADEMICO AUXILIAR
CIUDAD UNIVERSITARIA

MZ-3 G-8-2B UNIDAD SANTA FE DELEGACION ALVARO OBREGON 01170 MEXICO, D.F. 277-06-12

5.- CORNEJO LUNA SERGIO
TESORERIA DEL D. F.
TECNICO MANTO, CONMUTADOR
DR. LAVISTA Y NIÑOS HEROES
COL. DOCTORES
DELEGACION CUAUHTEMOC
588-10-28

PROL. GALEANA NO. 249
COL. MIGUEL HIDALGO
DELEGACION TLALNEPANTLA
398-60-44

6.- DELGADILLO BOCANEGRA FELIPE DE JESUS
CETT
PROFESOR DE TIEMPO COMPLETO
EL CHACO No. 3223
COL. PROVIDENCIA
DELEGACION GUADALAJARA

P. DE LOS CAFETOS No. 1235 COL. TABACHINES 7.- DIAZ MARTINEZ VICTORINO
DATATRONIC, S.A.
INGENIERO DE LABORATORIO
RIO NAZAS NO. 130.
COL. CUAUNTEMOC
525-28-60

CALLER PERLITAS No. 8
CQL. BARRIO NORTE
DELEGACION ALVARO OBREGON
01410 MEXICO, D.F.

8.- DIAZ CSORIO ALBERTO
INSTITUTO MEXICANO DEL PETROLEO
PROFESIONAL ASISTENTE
EJE CENTRAL LAZARO CARDENAS No. 152
COL. SAN BARTOLO ATEPEHUACAN
567-66-00 ext. 2058

MASCAGNI No. 25-201
COL. EXHIPODROMO DE PERALVILLO
DELEGACION CUAUHTEMOC
06200 MEXICO, D.F.

9.- ESCAMILLA ASIAIN JOAQUIN B.
VIDRIERA ORIENTAL, S.A.
JEFE DE DEPTO. INSTRUMENTACION
OTE 237 No. 39
COL. AGRICOLA ORIENTAL
Q8500 MEXICO, D.F.
558-21-99

ALCATRAZ No.M610 L-25 JARDINES DE MORELOS ECATEPEC DE MORELOS

10.- FLORES GALLARDO CARLOS
FACULTAD DE INGENIERIA
AYUD. PROFESOR INVESTIGADOR

TANLUM MZA. 274 LOTE 10 TORRES DE PADIERNA DELEGACION TLALPAN 14260 MEXICO, D.F. 550-39-12

J1.- FLORES HERRERA JOSE ROBERTO
D. D. F.
JEFE GEC. ELECTRONICA
SAN ANTONIO ABAD No. 231-50. PISO
COL. OBRERA
588-31-21

AV. MORELOS No. 827 EDIF. 2-4 COL. MAGDALENA MICHUCA DELEGACION VENUSTIANO CARRANZA 592-74-38

J2.- GARCIA OSORIO FCO. JAVIER FACULTAD INGENIERIA
AYUDANTE PROFESOR
CD. UNIVERSITARIA
CDL. COYQACAN
DELEGACION COYOACAN
0 4750 MEXICO, D.F.
550-52-15ext. 3748

ROSARIO CASTELLANOS No. 404 COL. U.M. MAZA DE JUAREZ DELEGACION IXTAPALAPA 09330 MEXICO, D.F.

13.- HET NUÑEZ GUSTAVO
MAQUINAS EQUO, S.A.
TECNICO EQUIPO ELECTROMECANICO
RIO DE LA PLATA E-1-303
236-32-35

EDIF. 22 A-402 UNIDAD CATIZ ZACATENCO GUSTAVO A. MADERO 586-36-15

14.- MARTINEZ RUIZ ANTONIO
SISTEMAS DIGITALES TELEFONICOS
SAN LORENZO NO. 1009-20. PISO
COL. DEL VALLE
BUNITO JUAREZ

URUGUAY No. 120 DEPTO. 5 COL. CENTRO DELEGACION CUAUHTEMOC 06060 MEXICO, D.F. 15.- MONTES RAMOS OTILIO
SPARVEL, S.A.
GERENTE DE OPERACIONES
NORTE 45 No. 1016
COL. INDUSTRIAL VALLEJO
DELEGACION AZTCAPOTZALCO
567-85-46

11 DE ABRIL No. 105-5
COL. SAN PEDRO DE LOS PINOS
DELEGACION BENITO JUAREZ
277-36-31

J6.- MORENO LOZANO ISMAEL JAIME
FA. DE ING. U. N. A. M.
INVESTIGADOR
CIUDAD UNIVERSITARIA
DELEGACION ALVARO OBREGON
Q4510 MEXICO, D.F.
550-52-15 ext. 3748

SAN BARTOLO NAUCALPAN No. 86 COL. ARGENTINA DELEGACION MIGUEL HIDALGO 11270 MEXICO, D.F. 527-66-30

17.- MORENO RAMIREZ MOISES
C. F. E.
INGENIERO RPOYECTISTA
RIO MISSISSIPPI No. 71-110. PISO
COL. CUAUHTEMOC
DELEGACION CUAUHTEMOC
553-71-33

MARCOS CARRILLO No. 196 COL. ASTURIAS DELEGACION CUAUHTEMOC 06850 MEXICO, D.F. 519-18-26

18.- ARANDA GAMARRETA CESAR FERMIN TESORERIA DEL . D. F. MECANICO ELECTRICISTA PROSESAMIENTO DE DATOS

PASEO DE LA REFORMA No. 374-14 COL. JUAREZ

19.- RIVERA TIRADO HECTOR
TESORERIA DEL D. F.
MECANICO ELECTRICISTA
DR. LAVISTA No. 144
COL. DOCTORES
DELEGACION CUAUHTEMOC

SUR 151 MANZANA 3 LOTE 47 COL. ZAPATA VELA DELEGACION IZTACALCO Q8040 MEXICO, D.F.

20.- ROMERO VALLEJO DANIEL ALFONSO VIDRIERA ORIENTAL JEFE DE MANTENIMIENTO ORIENTE 237 No. 39 COL. AGRICOLA ORIENTAL DELEGACION IZTACALCO 558-21-99

PRADO DEL CEDRO No. 28 MZ. 11 LOTE 14A1 NETZAHUALCOYOTL

21,- SILVA GUTIERREZ DAVID

AGUSTIN MELGAR No. 42-202 COL. CONDESA 06140 MEXICO, D.F. 286-45-19 22. VALDIVIA SALAZAR TOMAS
TESORERIA DEL D. F.
MECNICO ELECTRICO
DR. LAVISTA Y NIÑOS HEROES
COL. DOCTORES
DELEGACION CUAUHTEMOC
588-10-28

NORTE 72 No. 5426 COL. DELEGACION GUSTAVO A. MADERO 761-45-58

23.- YAZQUEZ SANCHEZ MAURICIO RENE
DATATRONIC, S.A.
INGENIERO DE LABORATORIO
RIO NAZAS NO. 130
CQL. CUAUHTEMOC
DELEGACION CUAUHTEMOC
Q65Q0 MEXICO, D.F.
525-28-6Q

CUAUHTEMOC No. 40-A-10,1 COL. FCO. XICALTONGO DELEGACION IXTACALCO 590-03-66

